ZYNQ之FPGA学习----UART串口实验

Bertha 。 2023-09-23 16:52 156阅读 0赞

# 1 UART串口简介 #

UART串口基础知识学习：[硬件设计基础----通信协议UART][----_UART]

# 2 实验任务 #

上位机通过串口调试助手发送数据给 Zynq，Zynq PL 端通过 RS232 串口接收数据并将接收到的数据发送给上位机，完成串口数据环回，管脚分配如下：

![在这里插入图片描述][d4ad3b7d4ad949bfbeae6a734368ac8e.png_pic_center]  
`图片来自《领航者ZYNQ之FPGA开发指南》`

# 3 实验设计 #

## 3.1 创建工程 ##

新建工程，操作如图所示：

![在这里插入图片描述][f259e5ab331b486f9b09a29899cb5fb2.png_pic_center]

输入工程名字和工程路径，如图：

![在这里插入图片描述][f5ded5f3a6244efa88ccc63f14b92a4e.png_pic_center]

选择创建RTL工程，如图：

![在这里插入图片描述][f6d894d95f494201a8429b6880f3000d.png_pic_center]

直接点击Next：

![在这里插入图片描述][b2e8691fcacd4212aa776ad9d7114e32.png_pic_center]

继续点击Next：

![在这里插入图片描述][cdd5a03f9fae427d9b1f67e186b5a6c8.png_pic_center]

添加芯片型号，操作如图：

![在这里插入图片描述][3baca02c8e61445aa653d66f851ffc43.png_pic_center]

完成工程创建：

![在这里插入图片描述][35c53a89304a4a16874383f4b3d7edba.png_pic_center]

## 3.2 设计输入 ##

创建工程顶层文件，操作如图：

![在这里插入图片描述][7f4d26e50677448fa9fe42e028f2428a.png_pic_center]

创建uart\_loopback\_top顶层模块：

![在这里插入图片描述][300fcdef9cae447f88fe2281e152d656.png_pic_center]

创建完成：

![在这里插入图片描述][aee5698cb2cc4882835076a038925765.png_pic_center]

双击打开，输入代码如下：

module uart_loopback_top( 
        input           sys_clk,            //外部 50M 时钟 
        input           sys_rst_n,          //外部复位信号，低有效 
    
        input           uart_rxd,           //UART 接收端口 
        output          uart_txd            //UART 发送端口 
        ); 
    
    //parameter define 
    parameter  CLK_FREQ = 50000000;         //定义系统时钟频率 
    parameter  UART_BPS = 115200;           //定义串口波特率 
      
    //wire define    
    wire       uart_recv_done;              //UART 接收完成 
    wire [7:0] uart_recv_data;              //UART 接收数据 
    wire       uart_send_en;                //UART 发送使能 
    wire [7:0] uart_send_data;              //UART 发送数据 
    wire       uart_tx_busy;                //UART 发送忙状态标志 
     
    //串口接收模块      
    uart_recv  #(                           
        .CLK_FREQ       (CLK_FREQ ),         //设置系统时钟频率 
        .UART_BPS       (UART_BPS ))         //设置串口接收波特率 
    u_uart_recv(                  
        .sys_clk        (sys_clk ),  
        .sys_rst_n      (sys_rst_n ), 
        .uart_rxd       (uart_rxd ), 
        .uart_done      (uart_recv_done ), 
        .uart_data      (uart_recv_data) 
        ); 
    
    //串口发送模块     
    uart_send  #(                           
        .CLK_FREQ       (CLK_FREQ ),         //设置系统时钟频率 
        .UART_BPS       (UART_BPS ))         //设置串口发送波特率 
    u_uart_send(                  
        .sys_clk        (sys_clk ), 
        .sys_rst_n      (sys_rst_n ), 
       
        .uart_en        (uart_send_en ), 
        .uart_din       (uart_send_data ), 
        .uart_tx_busy   (uart_tx_busy ), 
        .uart_txd       (uart_txd) 
        ); 
       
    //串口环回模块     
    uart_loop u_uart_loop( 
        .sys_clk        (sys_clk ),              
        .sys_rst_n      (sys_rst_n ),            
    
        .recv_done      (uart_recv_done ),   //接收一帧数据完成标志信号 
        .recv_data      (uart_recv_data ),   //接收的数据 
        .tx_busy        (uart_tx_busy ),     //发送忙状态标志       
        .send_en        (uart_send_en ),     //发送使能信号 
        .send_data      (uart_send_data)    //待发送数据 
        ); 
        
    endmodule

如图所示：

![在这里插入图片描述][002ec76fc3e346d2881eb2a2144ae701.png_pic_center]

创建uart\_recv文件，如图：

![在这里插入图片描述][916c548580c04b1298565e518406932e.png_pic_center]

双击打开，输入代码：

module uart_recv( 
        input             sys_clk,                  //系统时钟 
        input             sys_rst_n,                //系统复位，低电平有效 
        input             uart_rxd,                 //UART 接收端口 
        output   reg       uart_done,                //接收一帧数据完成标志 
        output   reg [7:0] uart_data                 //接收的数据 
        ); 
       
    //parameter define 
    parameter  CLK_FREQ = 50000000;                //系统时钟频率 
    parameter  UART_BPS = 9600;                    //串口波特率 
    localparam  BPS_CNT  = CLK_FREQ/UART_BPS;       //为得到指定波特率， 
                                                   //需要对系统时钟计数 BPS_CNT 次 
    //reg define 
    reg        uart_rxd_d0; 
    reg        uart_rxd_d1; 
    reg [15:0] clk_cnt;                             //系统时钟计数器 
    reg [ 3:0] rx_cnt;                              //接收数据计数器 
    reg        rx_flag;                             //接收过程标志信号 
    reg [ 7:0] rxdata;                              //接收数据寄存器 
     
    //wire define 
    wire       start_flag; 
     
    //捕获接收端口下降沿(起始位)，得到一个时钟周期的脉冲信号 
    assign  start_flag = uart_rxd_d1 &  (~uart_rxd_d0 );    
    //对 UART 接收端口的数据延迟两个时钟周期 
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin  
        if  (!sys_rst_n)  begin  
            uart_rxd_d0  <= 1'b0; 
            uart_rxd_d1  <= 1'b0;           
        end 
        else  begin 
            uart_rxd_d0   <= uart_rxd;                    
            uart_rxd_d1   <= uart_rxd_d0; 
        end    
    end 
    
    //当脉冲信号 start_flag 到达时，进入接收过程            
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin          
        if  (!sys_rst_n)                                   
            rx_flag  <= 1'b0; 
        else  begin 
            if(start_flag)                          //检测到起始位 
               rx_flag  <= 1'b1;                    //进入接收过程，标志位 rx_flag 拉高 
                                                    //计数到停止位中间时，停止接收过程 
            else  if ((rx_cnt  == 4'd9)  && (clk_cnt  == BPS_CNT/2 )) 
                rx_flag  <= 1'b0;                    //接收过程结束，标志位 rx_flag 拉低 
            else 
                rx_flag  <= rx_flag; 
        end 
    end 
     
    //进入接收过程后，启动系统时钟计数器 
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin          
        if  (!sys_rst_n)                              
            clk_cnt  <= 16'd0;                                   
        else  if ( rx_flag )  begin                   //处于接收过程 
            if (clk_cnt < BPS_CNT - 1) 
                clk_cnt  <= clk_cnt + 1'b1; 
            else 
                clk_cnt  <= 16'd0;                   //对系统时钟计数达一个波特率周期后清零 
            end 
            else                                             
                clk_cnt  <= 16'd0;                       //接收过程结束，计数器清零 
    end
    //进入接收过程后，启动接收数据计数器 
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin          
        if  (!sys_rst_n)                              
            rx_cnt   <= 4'd0; 
        else  if ( rx_flag )  begin                   //处于接收过程 
            if (clk_cnt  == BPS_CNT - 1)             //对系统时钟计数达一个波特率周期 
                rx_cnt  <= rx_cnt + 1'b1;            //此时接收数据计数器加 1 
            else 
                rx_cnt  <= rx_cnt;        
        end 
        else 
            rx_cnt   <= 4'd0;                        //接收过程结束，计数器清零 
    end 
     
    //根据接收数据计数器来寄存 uart 接收端口数据 
    always  @( posedge sys_clk  or negedge sys_rst_n)  begin 
        if ( !sys_rst_n)   
            rxdata  <= 8'd0;                                      
        else  if(rx_flag)                              //系统处于接收过程 
            if (clk_cnt  == BPS_CNT/2)  begin         //判断系统时钟计数器计数到数据位中间 
                case ( rx_cnt ) 
                    4'd1 : rxdata[0]  <= uart_rxd_d1;   //寄存数据位最低位 
                    4'd2 : rxdata[1]  <= uart_rxd_d1; 
                    4'd3 : rxdata[2]  <= uart_rxd_d1; 
                    4'd4 : rxdata[3]  <= uart_rxd_d1; 
                    4'd5 : rxdata[4]  <= uart_rxd_d1; 
                    4'd6 : rxdata[5]  <= uart_rxd_d1; 
                    4'd7 : rxdata[6]  <= uart_rxd_d1; 
                    4'd8 : rxdata[7]  <= uart_rxd_d1;   //寄存数据位最高位 
                    default :;                                     
                endcase 
            end
            else  
                rxdata  <= rxdata; 
        else 
            rxdata  <= 8'd0; 
    end
    
    
    //数据接收完毕后给出标志信号并寄存输出接收到的数据 
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin 
        if  (!sys_rst_n)  begin 
            uart_data  <= 8'd0;                                
            uart_done  <= 1'b0; 
        end 
        else  if(rx_cnt  == 4'd9)  begin               //接收数据计数器计数到停止位时            
            uart_data  <= rxdata;                    //寄存输出接收到的数据 
            uart_done  <= 1'b1;                      //并将接收完成标志位拉高 
        end 
        else  begin 
            uart_data  <= 8'd0;                                    
            uart_done  <= 1'b0;  
        end     
    end 
    
    endmodule

如图所示：

![在这里插入图片描述][b386c001f54d4643a5ed05c510c961e2.png_pic_center]

创建uart\_send文件，如图所示：

![在这里插入图片描述][ff078faf9076414fa39fc47c3890e976.png_pic_center]

双击打开文件，输入代码：

module uart_send( 
        input         sys_clk,                  //系统时钟 
        input         sys_rst_n,                //系统复位，低电平有效 
            
        input         uart_en,                  //发送使能信号 
        input  [7:0]  uart_din,                 //待发送数据 
        output        uart_tx_busy,             //发送忙状态标志       
        output   reg   uart_txd                  //UART 发送端口 
        ); 
       
    //parameter define 
    parameter  CLK_FREQ = 50000000;            //系统时钟频率 
    parameter  UART_BPS = 9600;                //串口波特率 
    localparam  BPS_CNT  = CLK_FREQ/UART_BPS;   //为得到指定波特率，对系统时钟计数 BPS_CNT 次 
     
    //reg define 
    reg        uart_en_d0;  
    reg        uart_en_d1;   
    reg [15:0] clk_cnt;                         //系统时钟计数器 
    reg [ 3:0] tx_cnt;                          //发送数据计数器 
    reg        tx_flag;                         //发送过程标志信号 
    reg [ 7:0] tx_data;                         //寄存发送数据 
    
    //wire define 
    wire       en_flag; 
    assign uart_tx_busy = tx_flag; 
    
    //捕获 uart_en 上升沿，得到一个时钟周期的脉冲信号 
    assign en_flag =  (~uart_en_d1) & uart_en_d0; 
     
    //对发送使能信号 uart_en 延迟两个时钟周期 
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin          
        if  (!sys_rst_n)  begin 
            uart_en_d0  <= 1'b0;
            uart_en_d1  <= 1'b0; 
        end                                                       
        else  begin                                                
            uart_en_d0  <= uart_en;                                
            uart_en_d1  <= uart_en_d0;                             
        end 
    end 
    
    //当脉冲信号 en_flag 到达时,寄存待发送的数据，并进入发送过程           
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin          
        if  (!sys_rst_n)  begin                                   
            tx_flag  <= 1'b0; 
            tx_data  <= 8'd0; 
        end  
        else  if (en_flag)  begin                 //检测到发送使能上升沿                       
               tx_flag  <= 1'b1;                //进入发送过程，标志位 tx_flag 拉高 
               tx_data  <= uart_din;            //寄存待发送的数据 
           end 
                                                //计数到停止位结束时，停止发送过程 
           else  if  ((tx_cnt  == 4'd9)  && (clk_cnt  == BPS_CNT -(BPS_CNT/16) ))  begin                                        
               tx_flag  <= 1'b0;                //发送过程结束，标志位 tx_flag 拉低 
               tx_data  <= 8'd0; 
           end 
           else  begin 
               tx_flag  <= tx_flag; 
               tx_data  <= tx_data; 
           end  
    end 
     
    //进入发送过程后，启动系统时钟计数器 
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin          
        if  (!sys_rst_n)                              
            clk_cnt  <= 16'd0;                                   
        else  if (tx_flag)  begin                 //处于发送过程 
            if (clk_cnt < BPS_CNT - 1) 
               clk_cnt  <= clk_cnt + 1'b1; 
            else 
               clk_cnt  <= 16'd0;               //对系统时钟计数达一个波特率周期后清零 
        end 
        else                              
           clk_cnt  <= 16'd0;                   //发送过程结束
    end 
      
    //进入发送过程后，启动发送数据计数器 
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin          
        if  (!sys_rst_n)                              
            tx_cnt  <= 4'd0; 
        else  if (tx_flag)  begin                 //处于发送过程 
            if (clk_cnt  == BPS_CNT - 1)         //对系统时钟计数达一个波特率周期 
                tx_cnt  <= tx_cnt + 1'b1;        //此时发送数据计数器加 1 
            else 
                tx_cnt  <= tx_cnt;        
            end 
            else                               
                tx_cnt   <= 4'd0;                    //发送过程结束 
    end 
     
    //根据发送数据计数器来给 uart 发送端口赋值 
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin         
        if  (!sys_rst_n)   
            uart_txd  <= 1'b1;         
        else  if (tx_flag) 
            case(tx_cnt) 
                4'd0: uart_txd  <= 1'b0;         //起始位  
                4'd1: uart_txd  <= tx_data[0 ];   //数据位最低位 
                4'd2: uart_txd  <= tx_data[1 ]; 
                4'd3: uart_txd  <= tx_data[2 ]; 
                4'd4: uart_txd  <= tx_data[3 ]; 
                4'd5: uart_txd  <= tx_data[4 ]; 
                4'd6: uart_txd  <= tx_data[5 ]; 
                4'd7: uart_txd  <= tx_data[6 ]; 
                4'd8: uart_txd  <= tx_data[7 ];   //数据位最高位 
                4'd9: uart_txd  <= 1'b1;         //停止位 
                default: ; 
            endcase 
        else  
            uart_txd  <= 1'b1;                   //空闲时发送端口为高电平 
    end 
    
    endmodule

如图所示：

![在这里插入图片描述][77da069985634c8dbb001bd195fb685e.png_pic_center]

创建uart\_loop文件，如图所示：

![在这里插入图片描述][90e6461944d44d778d51abce4a348a5b.png_pic_center]

双击打开，输入代码：

module uart_loop( 
        input             sys_clk,                   //系统时钟 
        input            sys_rst_n,                 //系统复位，低电平有效 
         
        input            recv_done,                 //接收一帧数据完成标志 
        input      [7:0] recv_data,                 //接收的数据 
          
        input            tx_busy,                   //发送忙状态标志       
        output  reg       send_en,                   //发送使能信号 
        output  reg [7:0] send_data                  //待发送数据 
        ); 
    
    reg recv_done_d0; 
    reg recv_done_d1; 
    reg tx_ready; 
    
    wire recv_done_flag;
    //捕获 recv_done 上升沿，得到一个时钟周期的脉冲信号 
    assign recv_done_flag =  (~recv_done_d1) & recv_done_d0; 
                                                    
    //对发送使能信号 recv_done 延迟两个时钟周期 
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin          
        if  (!sys_rst_n)  begin 
            recv_done_d0  <= 1'b0;                                   
            recv_done_d1  <= 1'b0; 
        end                                                       
        else  begin                                                
            recv_done_d0  <= recv_done;                                
            recv_done_d1  <= recv_done_d0;                             
        end 
    end 
     
    //判断接收完成信号，并在串口发送模块空闲时给出发送使能信号 
    always  @( posedge sys_clk  or  negedge sys_rst_n)  begin          
        if  (!sys_rst_n)  begin 
            tx_ready   <= 1'b0;  
            send_en    <= 1'b0; 
            send_data  <= 8'd0; 
        end                                                       
        else  begin                                                
            if(recv_done_flag) begin                 //检测串口接收到数据 
                tx_ready   <= 1'b1;                  //准备启动发送过程 
                send_en    <= 1'b0; 
                send_data  <= recv_data;             //寄存串口接收的数据 
            end 
            else  if(tx_ready  &&  (~tx_busy ))  begin   //检测串口发送模块空闲 
                tx_ready  <= 1'b0;                   //准备过程结束
                send_en   <= 1'b1;                   //拉高发送使能信号 
            end 
        end 
    end 
    
    endmodule

如图所示：  
![在这里插入图片描述][e8a8ddbfaf9f48c09b15132ad479e621.png_pic_center]

## 3.3 分析与综合 ##

对设计进行分析，操作如图：

![在这里插入图片描述][e7630e2f2d4c4469ac0f575fa2fe9095.png_pic_center]

分析后的设计，Vivado自动生成顶层原理图，如图：

![在这里插入图片描述][9e610b0a671940af811a4b581b4d7648.png_pic_center]

对设计进行综合，操作如图：

![在这里插入图片描述][9c5ffceb63a24f13af50e4c0333a9036.png_pic_center]

综合完成后，弹出窗口如下，直接关闭：

![在这里插入图片描述][d455125571214224a955c15558821e8c.png_pic_center]

## 3.4 约束输入 ##

创建约束文件，操作如图所示：

![在这里插入图片描述][1a60b1a2f953428a91d078519dc5a056.png_pic_center]

创建约束文件，输入文件名：

![在这里插入图片描述][12115bb82c04430895887d9aae6ff746.png_pic_center]  
双击打开，输入约束代码：

create_clock -period 20.000 -name clk [get_ports sys_clk] 
    set_property -dict {
        PACKAGE_PIN U18 IOSTANDARD LVCMOS33} [get_ports sys_clk] 
    set_property -dict {
        PACKAGE_PIN J15 IOSTANDARD LVCMOS33} [get_ports sys_rst_n] 
    set_property -dict {
        PACKAGE_PIN J14 IOSTANDARD LVCMOS33} [get_ports uart_rxd] 
    set_property -dict {
        PACKAGE_PIN K18 IOSTANDARD LVCMOS33} [get_ports uart_txd]

如图所示：

![在这里插入图片描述][17e9b6c969834c37824e843c471596e6.png_pic_center]

## 3.5 设计实现 ##

点击 Flow Navigator 窗口中的 Run Implementation，如图所示：

![在这里插入图片描述][2192c9b78b9942b191569c467bb5c124.png_pic_center]

点击OK：

![在这里插入图片描述][7d87ff53f93943df868d0b09006660cc.png_pic_center]

完成后，直接关闭：

![在这里插入图片描述][1b64bbf5269343c4bed20103c7e0da24.png_pic_center]

## 3.6 功能仿真 ##

创建TestBench，操作如图所示：

![在这里插入图片描述][df340d7506e14bb9a7a33e6815db7be7.png_pic_center]

创建激励文件，输入文件名：

![在这里插入图片描述][93f11d68b4704cd4869db951e96b23c3.png_pic_center]

创建完成：

![在这里插入图片描述][41e4f39db2c34391884063e36862ec35.png_pic_center]

双击打开，输入TestBench(激励)代码：

`timescale 1ns / 1ps
    module tb_uart_loopback_top();
    
    reg    sys_clk;
    reg    sys_rst_n;
    reg    uart_rxd;
    
    wire    uart_txd;
    
    parameter SYS_CLK = 50;				//系统时钟频率，单位Mhz
    parameter SYS_PRE = 1000/(SYS_CLK*2);	//时钟周期，单位ns
    parameter UART_BPS = 115200;				//串口波特率
    parameter BPS_CNT = 1_000_000_000/UART_BPS;//用于串口仿真的时延
    
    //初始时刻定义
    initial  begin 
        $timeformat(-9, 0, " ns", 10);	//定义时间显示格式
        sys_clk = 1'b0; 
        sys_rst_n = 1'b0; 
        uart_rxd <= 1'b1;
        #200 //系统开始工作
        sys_rst_n = 1'b1; 
        
        #3000
        rx_byte({
        $random} % 256);		//生成8位随机数1
    	rx_byte({
        $random} % 256);		//生成8位随机数2
    	rx_byte({
        $random} % 256);       //生成8位随机数3
    	rx_byte({
        $random} % 256);       //生成8位随机数4
    	rx_byte({
        $random} % 256);		//生成8位随机数5
    	rx_byte({
        $random} % 256);		//生成8位随机数6
    	rx_byte({
        $random} % 256);       //生成8位随机数7
    	rx_byte({
        $random} % 256);       //生成8位随机数8
    	#600
    	$finish();
    end
    
    //定义任务，每次发送的数据10 位(起始位1+数据位8+停止位1)
    task rx_byte(
    	input [7:0] data
    );
    	integer i; //定义一个常量
    	//用 for 循环产生一帧数据，for 括号中最后执行的内容只能写 i=i+1
    	for(i=0; i<10; i=i+1) begin
    		case(i)
    		0: uart_rxd <= 1'b0;		//起始位
    		1: uart_rxd <= data[0];		//LSB
    		2: uart_rxd <= data[1];
    		3: uart_rxd <= data[2];
    		4: uart_rxd <= data[3];
    		5: uart_rxd <= data[4];
    		6: uart_rxd <= data[5];
    		7: uart_rxd <= data[6];
    		8: uart_rxd <= data[7];		//MSB
    		9: uart_rxd <= 1'b1;		//停止位
    		endcase
    		#BPS_CNT; 						//每发送 1 位数据延时
    	end		
    endtask 							//任务结束
    
    //设置主时钟
    always #10 sys_clk <= ~sys_clk;		//时钟20ns,50M
    //例化被测试的串口接收驱动
    
    //例化被测试的串口接收驱动
    uart_loopback_top
    #(
    	.UART_BPS			(UART_BPS),		
    	.SYS_CLK		   (SYS_CLK)			
    )
    u_uart_loopback_top(
    	.sys_clk        (sys_clk),
    	.sys_rst_n        (sys_rst_n),
    	.uart_rxd        (uart_rxd),
    	.uart_txd        (uart_txd)	
    );
    
    endmodule

如图所示：

![在这里插入图片描述][05da1da1dd9b4a0cbfa6d928e6ccaa7b.png_pic_center]

开始进行仿真，操作如下：

![在这里插入图片描述][9ec64682dd1145c0ae18561a980b9edd.png_pic_center]

开始仿真，仿真波形如图：

![在这里插入图片描述][8f7bcb5aad2d4867b37e984c3b8283d1.png_pic_center]

选择需要观察的HDL仿真对象，波形如图：

![在这里插入图片描述][7ab68489c0c544d9a1ffa2e71e03b466.png_pic_center]

## 3.7 下载验证 ##

由于疫情，一直无法去实验室，故ZYNQ开发板不在身边，该步骤内容待更新

`致谢领航者ZYNQ开发板，开启FPGA学习之路！`

**希望本文对大家有帮助，上文若有不妥之处，欢迎指正**

**分享决定高度，学习拉开差距**

[----_UART]: https://blog.csdn.net/qq_42078934/article/details/127156868?spm=1001.2014.3001.5501
[d4ad3b7d4ad949bfbeae6a734368ac8e.png_pic_center]: https://img-blog.csdnimg.cn/d4ad3b7d4ad949bfbeae6a734368ac8e.png#pic_center
[f259e5ab331b486f9b09a29899cb5fb2.png_pic_center]: https://img-blog.csdnimg.cn/f259e5ab331b486f9b09a29899cb5fb2.png#pic_center
[f5ded5f3a6244efa88ccc63f14b92a4e.png_pic_center]: https://img-blog.csdnimg.cn/f5ded5f3a6244efa88ccc63f14b92a4e.png#pic_center
[f6d894d95f494201a8429b6880f3000d.png_pic_center]: https://img-blog.csdnimg.cn/f6d894d95f494201a8429b6880f3000d.png#pic_center
[b2e8691fcacd4212aa776ad9d7114e32.png_pic_center]: https://img-blog.csdnimg.cn/b2e8691fcacd4212aa776ad9d7114e32.png#pic_center
[cdd5a03f9fae427d9b1f67e186b5a6c8.png_pic_center]: https://img-blog.csdnimg.cn/cdd5a03f9fae427d9b1f67e186b5a6c8.png#pic_center
[3baca02c8e61445aa653d66f851ffc43.png_pic_center]: https://img-blog.csdnimg.cn/3baca02c8e61445aa653d66f851ffc43.png#pic_center
[35c53a89304a4a16874383f4b3d7edba.png_pic_center]: https://img-blog.csdnimg.cn/35c53a89304a4a16874383f4b3d7edba.png#pic_center
[7f4d26e50677448fa9fe42e028f2428a.png_pic_center]: https://img-blog.csdnimg.cn/7f4d26e50677448fa9fe42e028f2428a.png#pic_center
[300fcdef9cae447f88fe2281e152d656.png_pic_center]: https://img-blog.csdnimg.cn/300fcdef9cae447f88fe2281e152d656.png#pic_center
[aee5698cb2cc4882835076a038925765.png_pic_center]: https://img-blog.csdnimg.cn/aee5698cb2cc4882835076a038925765.png#pic_center
[002ec76fc3e346d2881eb2a2144ae701.png_pic_center]: https://img-blog.csdnimg.cn/002ec76fc3e346d2881eb2a2144ae701.png#pic_center
[916c548580c04b1298565e518406932e.png_pic_center]: https://img-blog.csdnimg.cn/916c548580c04b1298565e518406932e.png#pic_center
[b386c001f54d4643a5ed05c510c961e2.png_pic_center]: https://img-blog.csdnimg.cn/b386c001f54d4643a5ed05c510c961e2.png#pic_center
[ff078faf9076414fa39fc47c3890e976.png_pic_center]: https://img-blog.csdnimg.cn/ff078faf9076414fa39fc47c3890e976.png#pic_center
[77da069985634c8dbb001bd195fb685e.png_pic_center]: https://img-blog.csdnimg.cn/77da069985634c8dbb001bd195fb685e.png#pic_center
[90e6461944d44d778d51abce4a348a5b.png_pic_center]: https://img-blog.csdnimg.cn/90e6461944d44d778d51abce4a348a5b.png#pic_center
[e8a8ddbfaf9f48c09b15132ad479e621.png_pic_center]: https://img-blog.csdnimg.cn/e8a8ddbfaf9f48c09b15132ad479e621.png#pic_center
[e7630e2f2d4c4469ac0f575fa2fe9095.png_pic_center]: https://img-blog.csdnimg.cn/e7630e2f2d4c4469ac0f575fa2fe9095.png#pic_center
[9e610b0a671940af811a4b581b4d7648.png_pic_center]: https://img-blog.csdnimg.cn/9e610b0a671940af811a4b581b4d7648.png#pic_center
[9c5ffceb63a24f13af50e4c0333a9036.png_pic_center]: https://img-blog.csdnimg.cn/9c5ffceb63a24f13af50e4c0333a9036.png#pic_center
[d455125571214224a955c15558821e8c.png_pic_center]: https://img-blog.csdnimg.cn/d455125571214224a955c15558821e8c.png#pic_center
[1a60b1a2f953428a91d078519dc5a056.png_pic_center]: https://img-blog.csdnimg.cn/1a60b1a2f953428a91d078519dc5a056.png#pic_center
[12115bb82c04430895887d9aae6ff746.png_pic_center]: https://img-blog.csdnimg.cn/12115bb82c04430895887d9aae6ff746.png#pic_center
[17e9b6c969834c37824e843c471596e6.png_pic_center]: https://img-blog.csdnimg.cn/17e9b6c969834c37824e843c471596e6.png#pic_center
[2192c9b78b9942b191569c467bb5c124.png_pic_center]: https://img-blog.csdnimg.cn/2192c9b78b9942b191569c467bb5c124.png#pic_center
[7d87ff53f93943df868d0b09006660cc.png_pic_center]: https://img-blog.csdnimg.cn/7d87ff53f93943df868d0b09006660cc.png#pic_center
[1b64bbf5269343c4bed20103c7e0da24.png_pic_center]: https://img-blog.csdnimg.cn/1b64bbf5269343c4bed20103c7e0da24.png#pic_center
[df340d7506e14bb9a7a33e6815db7be7.png_pic_center]: https://img-blog.csdnimg.cn/df340d7506e14bb9a7a33e6815db7be7.png#pic_center
[93f11d68b4704cd4869db951e96b23c3.png_pic_center]: https://img-blog.csdnimg.cn/93f11d68b4704cd4869db951e96b23c3.png#pic_center
[41e4f39db2c34391884063e36862ec35.png_pic_center]: https://img-blog.csdnimg.cn/41e4f39db2c34391884063e36862ec35.png#pic_center
[05da1da1dd9b4a0cbfa6d928e6ccaa7b.png_pic_center]: https://img-blog.csdnimg.cn/05da1da1dd9b4a0cbfa6d928e6ccaa7b.png#pic_center
[9ec64682dd1145c0ae18561a980b9edd.png_pic_center]: https://img-blog.csdnimg.cn/9ec64682dd1145c0ae18561a980b9edd.png#pic_center
[8f7bcb5aad2d4867b37e984c3b8283d1.png_pic_center]: https://img-blog.csdnimg.cn/8f7bcb5aad2d4867b37e984c3b8283d1.png#pic_center
[7ab68489c0c544d9a1ffa2e71e03b466.png_pic_center]: https://img-blog.csdnimg.cn/7ab68489c0c544d9a1ffa2e71e03b466.png#pic_center