一起学习用Verilog在FPGA上实现CNN----(五)integrationConv设计

朴灿烈づ我的快乐病毒、 2023-09-23 23:03 70阅读 0赞

# 1 integrationConv设计 #

LeNet-5网络结构卷积部分如图所示，该部分有3个卷积层，3个TanH激活层，2个平均池化层：

![在这里插入图片描述][1fcd8f8992b84a898072b4d045dd57cb.png_pic_center]  
`图片来自附带的技术文档《Hardware Documentation》`

*  输入图像大小为32x32，因此第一层卷积Conv1的输入为32x32，卷积核设置：大小为5x5，数量为6，Conv1的输出特征大小为28x28x6；第一层激活层TanH1的输入为28x28x6，输出为28x28x6；第一层平均池化AvgPool1的输入为28x28x6，输出为14x14x6

![在这里插入图片描述][818de8d04f274feb97a8945a726f98c3.png_pic_center]

*  第二层卷积Conv2的输入为14x14x6，卷积核设置：大小为5x5，数量为16x6，Conv2的输出特征大小为10x10x16；第二层激活层TanH2的输入为10x10x16，输出为10x10x16；第二层平均池化AvgPool2的输入为10x10x16，输出为5x5x16

![在这里插入图片描述][9d673f1110e8488cba66652f75b0cfbc.png_pic_center]

*  第三层卷积Conv3的输入为5x5x16，卷积核设置：大小为5x5，数量为120x16，Conv3的输出为1x1x120；第三层激活层TanH3的输入为1x1x120，输出为1x1x120

![在这里插入图片描述][07fe74897084411682432e17e565227d.png_pic_center]

# 2 integrationConv程序 #

修改代码如下：

module integrationConv (clk,reset,CNNinput,Conv1F,Conv2F,Conv3F,iConvOutput);
    
    parameter DATA_WIDTH = 16;
    parameter ImgInW = 32;
    parameter ImgInH = 32;
    parameter Conv1Out = 28;
    parameter AvgP1out = 14;
    parameter Conv2Out = 10;
    parameter Kernel = 5;
    parameter AvgP2out = 5;
    parameter Conv3Out = 1;
    parameter DepthC1 = 6;
    parameter DepthC2 = 16;
    parameter DepthC3 = 120;
    
    integer counter;
    
    input clk, reset;
    input [ImgInW*ImgInH*DATA_WIDTH-1:0] CNNinput;
    input [Kernel*Kernel*DepthC1*DATA_WIDTH-1:0] Conv1F;
    input [DepthC2*Kernel*Kernel*DepthC1*DATA_WIDTH-1:0] Conv2F;
    input [DepthC3*Kernel*Kernel*DepthC2*DATA_WIDTH-1:0] Conv3F;
    output [DepthC3*DATA_WIDTH-1:0] iConvOutput;
    
    reg C1rst,C2rst,C3rst,AP1rst,AP2rst,Tanh1Reset,Tanh2Reset,Tanh3Reset;
    wire Tanh1Flag,Tanh2Flag,Tanh3Flag;
    
    wire [Conv1Out*Conv1Out*DepthC1*DATA_WIDTH-1:0] C1out;
    wire [Conv1Out*Conv1Out*DepthC1*DATA_WIDTH-1:0] C1outTanH;
    
    wire [AvgP1out*AvgP1out*DepthC1*DATA_WIDTH-1:0] AP1out;
    
    wire [Conv2Out*Conv2Out*DepthC2*DATA_WIDTH-1:0] C2out;
    wire [Conv2Out*Conv2Out*DepthC2*DATA_WIDTH-1:0] C2outTanH;
    
    wire [AvgP2out*AvgP2out*DepthC2*DATA_WIDTH-1:0] AP2out;
    
    wire [Conv3Out*Conv3Out*DepthC3*DATA_WIDTH-1:0] C3out;
    
    convLayerMulti C1
    (
    	.clk(clk),
    	.reset(reset),
    	.image(CNNinput),
    	.filters(Conv1F),
    	.outputConv(C1out)
    );
    
    UsingTheTanh16
    #(.nofinputs(Conv1Out*Conv1Out*DepthC1))
    Tanh1(
          .x(C1out),
          .clk(clk),
          .Output(C1outTanH),
          .resetExternal(Tanh1Reset),
          .FinishedTanh(Tanh1Flag)
          );
    
    AvgPoolMulti AP1
      (
        .clk(clk),
        .reset(reset),
        .apInput(C1outTanH),
        .apOutput(AP1out)
      );
    convLayerMulti
    #(
      .DATA_WIDTH(16),
      .D(6),
      .H(14),
      .W(14),
      .F(5),
      .K(16)
    ) C2 
    (
    	.clk(clk),
    	.reset(reset),
    	.image(AP1out),
    	.filters(Conv2F),
    	.outputConv(C2out)
    );
    
    UsingTheTanh16
    #(.nofinputs(Conv2Out*Conv2Out*DepthC2))
    Tanh2(
          .x(C2out),
          .clk(clk),
          .Output(C2outTanH),
          .resetExternal(Tanh2Reset),
          .FinishedTanh(Tanh2Flag)
          );
    
    AvgPoolMulti 
      #(
      .D(16),
      .H(10),
      .W(10)
      ) AP2
      (
        .clk(clk),
        .reset(reset),
        .apInput(C2outTanH),
        .apOutput(AP2out)
      );
    
    convLayerMulti C3 
    (
    	.clk(clk),
    	.reset(reset),
    	.image(AP2out),
    	.filters(Conv3F),
    	.outputConv(C3out)
    );
    
    UsingTheTanh16
    #(.nofinputs(Conv3Out*Conv3Out*DepthC3))
    Tanh3(
          .x(C3out),
          .clk(clk),
          .Output(iConvOutput),
          .resetExternal(Tanh3Reset),
          .FinishedTanh(Tanh3Flag)
          );  
          
    always @(posedge clk or posedge reset) begin
      if (reset == 1'b1) begin
        C1rst = 1'b1;
        C2rst = 1'b1;
        C3rst = 1'b1;
        AP1rst = 1'b1;
        AP2rst = 1'b1;
        Tanh1Reset = 1'b1;
        Tanh2Reset = 1'b1;
        Tanh3Reset = 1'b1;
        counter = 0;
      end
    else begin
      counter = counter + 1;
      if (counter > 0 && counter < 7*1457) begin
           C1rst = 1'b0;
        end
      else if (counter > 7*1457 && counter < 7*1457+6*784*6) begin
           Tanh1Reset = 1'b0;
        end
      else if (counter > 7*1457+6*784*6 && counter < 7*1457+6*784*6+8) begin
           AP1rst = 1'b0;
        end
      else if (counter > 7*1457+6*784*6+8 && counter < 7*1457+6*784*6+8+18*22*152) begin
           C2rst = 1'b0;
        end 
      else if (counter > 7*1457+6*784*6+8+18*22*152 && counter < 7*1457+6*784*6+8+18*22*152 + 6*1600) begin
          Tanh2Reset = 1'b0;
        end
      else if (counter > 7*1457+6*784*6+8+18*22*152 + 6*1600 && counter < 7*1457+6*784*6+8+18*22*152 + 6*1600 + 20) begin
           AP2rst = 1'b0;
        end
      else if (counter > 7*1457+6*784*6+8+18*22*152 + 6*1600 + 20 && counter < 7*1457+6*784*6+8+18*22*152 + 6*1600 + 20 + 30) begin
           C3rst = 1'b0;
        end   
      else begin
           Tanh3Reset = 1'b0;
        end 
      end
    end
    endmodule

如图所示：

![在这里插入图片描述][431da4482e124a49aa8108a9fc041d4c.png_pic_center]

对设计进行分析，操作如图：

![在这里插入图片描述][49ba081f61934593a2f04c790fe09214.png_pic_center]

分析后的设计，Vivado自动生成原理图，如图：

![在这里插入图片描述][6148afbeb728448188b35198a4e53c17.png_pic_center]

原理图如下：

![在这里插入图片描述][d7facdc5d4584567b74ce493188a5dd1.png_pic_center]

**希望本文对大家有帮助，上文若有不妥之处，欢迎指正**

**分享决定高度，学习拉开差距**

[1fcd8f8992b84a898072b4d045dd57cb.png_pic_center]: https://img-blog.csdnimg.cn/1fcd8f8992b84a898072b4d045dd57cb.png#pic_center
[818de8d04f274feb97a8945a726f98c3.png_pic_center]: https://img-blog.csdnimg.cn/818de8d04f274feb97a8945a726f98c3.png#pic_center
[9d673f1110e8488cba66652f75b0cfbc.png_pic_center]: https://img-blog.csdnimg.cn/9d673f1110e8488cba66652f75b0cfbc.png#pic_center
[07fe74897084411682432e17e565227d.png_pic_center]: https://img-blog.csdnimg.cn/07fe74897084411682432e17e565227d.png#pic_center
[431da4482e124a49aa8108a9fc041d4c.png_pic_center]: https://img-blog.csdnimg.cn/431da4482e124a49aa8108a9fc041d4c.png#pic_center
[49ba081f61934593a2f04c790fe09214.png_pic_center]: https://img-blog.csdnimg.cn/49ba081f61934593a2f04c790fe09214.png#pic_center
[6148afbeb728448188b35198a4e53c17.png_pic_center]: https://img-blog.csdnimg.cn/6148afbeb728448188b35198a4e53c17.png#pic_center
[d7facdc5d4584567b74ce493188a5dd1.png_pic_center]: https://img-blog.csdnimg.cn/d7facdc5d4584567b74ce493188a5dd1.png#pic_center

发表评论取消回复

表情：

评论列表（有 0 条评论，70人围观）

还没有评论，来说两句吧...

相关阅读

相关「FPGA微处理器设计」——基于Verilog语言实现

「FPGA微处理器设计」——基于Verilog语言实现随着科技的发展，计算机的应用越来越广泛。而其中，微处理器是计算机系统的核心部件之一。在这个领域，FPGA作为一种可编程

ゝ一纸荒年。/ 2024年03月17日 17:19/ 0 赞/ 51 阅读

相关一起学习用Verilog在FPGA上实现CNN----(八)integrationFC设计

1 integrationFC设计 LeNet-5网络结构全连接部分如图所示，该部分有2个全连接层，1个TanH激活层，1个SoftMax激活层： ![在这里插入图片描

怼烎@/ 2023年09月24日 18:04/ 0 赞/ 15 阅读

相关一起学习用Verilog在FPGA上实现CNN----(六)SoftMax层设计

1 SoftMax层设计 1.1 softmax SoftMax函数的作用是输入归一化，计算各种类的概率，即计算0-9数字的概率，SoftMax层的原理图如图所示，

r囧r小猫/ 2023年09月24日 17:21/ 0 赞/ 13 阅读

相关一起学习用Verilog在FPGA上实现CNN----(五)integrationConv设计

1 integrationConv设计 LeNet-5网络结构卷积部分如图所示，该部分有3个卷积层，3个TanH激活层，2个平均池化层： ![在这里插入图片描述][1f

朴灿烈づ我的快乐病毒、/ 2023年09月23日 23:03/ 0 赞/ 71 阅读

相关一起学习用Verilog在FPGA上实现CNN----(四)池化层设计

1 池化层设计自顶而下分析池化层的设计过程 1.1 Average Pool Multi Layer 图为该项目的平均池化层，其包含一个AvgPoolSingl

痛定思痛。/ 2023年09月23日 19:23/ 0 赞/ 17 阅读

相关一起学习用Verilog在FPGA上实现CNN----(三)激活层设计

1 激活层设计 LeNet-5网络的激活函数是双曲正切函数(TanH)，项目中tanh函数模块由完整的层UsingTheTanh构成，该层由较小的处理单元HyperBol

秒速五厘米/ 2023年09月23日 18:45/ 0 赞/ 12 阅读

相关一起学习用Verilog在FPGA上实现CNN----(一)总体概述

1 总体概述为避免闭门造车，找一个不错的开源项目，学习在FPGA上实现CNN，为后续的开发奠定基础 1.1 项目链接大佬的开源项目链接： [CNN-FPGA]

朴灿烈づ我的快乐病毒、/ 2023年09月23日 18:15/ 0 赞/ 78 阅读

相关学习笔记：FPGA设计Verilog基础(四）——Verilog各部分的写法

1、verilog的程序 module 模块名（ input wire 端口名； output reg 端口名；//端口定义+I/O说明+内部信

清疚/ 2022年05月30日 10:44/ 0 赞/ 160 阅读

相关学习笔记：FPGA设计Verilog基础(二）——Verilog文件命名+信号命名规则

1、Verilog命名规则 1.1、顶层文件对象+功能+top 比如：video\_oneline\_top 1.2、逻辑控制文件介于顶层和驱动层文

雨点打透心脏的1/2处/ 2022年05月30日 10:44/ 0 赞/ 2489 阅读

相关学习笔记：FPGA设计Verilog基础(一）——Verilog代码规范

本笔记内容转自[米联客][Link 1]。一、Verilog 的背景介绍现代专用集成电路的设计是借助于电子电路设计自动化（EDA）工具完成的。学习和掌握硬

缺乏、安全感/ 2022年05月30日 10:39/ 0 赞/ 272 阅读