一起学习用Verilog在FPGA上实现CNN----(一)总体概述

朴灿烈づ我的快乐病毒、 2023-09-23 18:15 78阅读 0赞

# 1 总体概述 #

为避免闭门造车，找一个不错的开源项目，学习在FPGA上实现CNN，为后续的开发奠定基础

## 1.1 项目链接 ##

大佬的开源项目链接： [CNN-FPGA][]  
链接跳转界面如下：

![在这里插入图片描述][d3018760ae5b47c788d0cb86b6a3ad67.png_pic_center]  
大佬的该项目已经发表论文，而且开源工程结构清晰，同时附带了硬件文档，所以对于咱们初学者来说，这个项目很友好

发表的论文：

![在这里插入图片描述][af8990bbe97941a0904b68bd887c8a74.png_pic_center]

硬件文档：

![在这里插入图片描述][3c7bd1140bfd4641816fa5d408555d3f.png_pic_center]

## 1.2 项目介绍 ##

用ZYNQ FPGA搭建LeNet-5卷积神经网络(CNN)，实现手写数字识别，数据集为MNIST。LeNet-5网络结构如图所示：

![在这里插入图片描述][568610a2a31b4b5bad00fd5aa890542e.png_pic_center]  
`图片来自附带的技术文档《Hardware Documentation》`

### 1.2.1 卷积(Convolution) ###

LeNet-5网络有3个卷积层，每个层的卷积核大小均为5x5。本项目的实现方案权衡`并行度、速度和资源占用`。下图中绿色部分即为卷积层：

![在这里插入图片描述][3083ef3a6bc14b829b7f93e818ec0a61.png_pic_center]  
`图片来自附带的技术文档《Hardware Documentation》`

### 1.2.2 TanH激活函数(TanH Activation) ###

LeNet-5网络的激活函数是`双曲正切函数(TanH)`，如图紫色部分所示：

![在这里插入图片描述][3070a418e17f4ae6b8139e9b3bb70f0b.png_pic_center]  
`图片来自附带的技术文档《Hardware Documentation》`

### 1.2.3 SoftMax激活函数(SoftMax Activation) ###

LeNet-5网络的最后一层是SoftMax激活层，输出最终的手写数字分类结果，如图蓝色部分所示：

![在这里插入图片描述][36187cb61bc940bc81755c1b99ae42af.png_pic_center]  
`图片来自附带的技术文档《Hardware Documentation》`

### 1.2.4 平均池化层(Average Pooling) ###

LeNet-5网络有2个平均池化层，减小卷积层的输出数据的大小，如图橙色部分所示：

![在这里插入图片描述][f4281d5067e54a14a350721b1bb81614.png_pic_center]  
`图片来自附带的技术文档《Hardware Documentation》`

### 1.2.5 综合网络(Integrating Network) ###

将上述模块综合到一起，调通`控制通路和数据通路`，如图所示：

![在这里插入图片描述][d75623f0b772428ebc81c551b290ff51.png_pic_center]  
`图片来自附带的技术文档《Hardware Documentation》`

## 1.3 验证思路 ##

(1)在不同软件设计语言(Python和C++)编写的脚本上运行功能相似的代码  
(2)为设计模块创建相应的TestBench(激励)，记录输出结果  
(3)对比两组输出数据是否一致，并随机抽样进行转换验证  
(4)如果有错误，修改代码逻辑

## 1.4 项目目录 ##

项目完整目录如下：

![在这里插入图片描述][b84538e9ff5b489d815577f52e50d663.png]

Final Code Files文件夹展开：

![在这里插入图片描述][e59665a40cc54cf898d73feffc09c530.png]

Testing Scripts文件夹展开：

![在这里插入图片描述][5e20e705dc824b3e8219005a5fa9a1bc.png]  
**希望本文对大家有帮助，上文若有不妥之处，欢迎指正**

**分享决定高度，学习拉开差距**

[CNN-FPGA]: https://github.com/omarelhedaby/CNN-FPGA
[d3018760ae5b47c788d0cb86b6a3ad67.png_pic_center]: https://img-blog.csdnimg.cn/d3018760ae5b47c788d0cb86b6a3ad67.png#pic_center
[af8990bbe97941a0904b68bd887c8a74.png_pic_center]: https://img-blog.csdnimg.cn/af8990bbe97941a0904b68bd887c8a74.png#pic_center
[3c7bd1140bfd4641816fa5d408555d3f.png_pic_center]: https://img-blog.csdnimg.cn/3c7bd1140bfd4641816fa5d408555d3f.png#pic_center
[568610a2a31b4b5bad00fd5aa890542e.png_pic_center]: https://img-blog.csdnimg.cn/568610a2a31b4b5bad00fd5aa890542e.png#pic_center
[3083ef3a6bc14b829b7f93e818ec0a61.png_pic_center]: https://img-blog.csdnimg.cn/3083ef3a6bc14b829b7f93e818ec0a61.png#pic_center
[3070a418e17f4ae6b8139e9b3bb70f0b.png_pic_center]: https://img-blog.csdnimg.cn/3070a418e17f4ae6b8139e9b3bb70f0b.png#pic_center
[36187cb61bc940bc81755c1b99ae42af.png_pic_center]: https://img-blog.csdnimg.cn/36187cb61bc940bc81755c1b99ae42af.png#pic_center
[f4281d5067e54a14a350721b1bb81614.png_pic_center]: https://img-blog.csdnimg.cn/f4281d5067e54a14a350721b1bb81614.png#pic_center
[d75623f0b772428ebc81c551b290ff51.png_pic_center]: https://img-blog.csdnimg.cn/d75623f0b772428ebc81c551b290ff51.png#pic_center
[b84538e9ff5b489d815577f52e50d663.png]: https://img-blog.csdnimg.cn/b84538e9ff5b489d815577f52e50d663.png
[e59665a40cc54cf898d73feffc09c530.png]: https://img-blog.csdnimg.cn/e59665a40cc54cf898d73feffc09c530.png
[5e20e705dc824b3e8219005a5fa9a1bc.png]: https://img-blog.csdnimg.cn/5e20e705dc824b3e8219005a5fa9a1bc.png