刚刚在仿真ROM输出的时候，建立工程在分析与综合后无错误无警告，并且在mif文件的位宽和深度与IP核设置正确的情况下，出现以下情况
也即是在时钟和地址都争取的情况下，ROM输出一直是0
然后查看modelsim编译结果发现出现以下报错
查看Memory，发现相应的ROM里全是0，确实没初始化数据。
然后去查找小梅哥视频教程，发现他的一次成功，而区别就是他把mif文件直接放在了工程目录下面。我为了方便管理，将mif文件放在了ip目录下。
然后将mif文件复制到工程目录，重新设置IP核mif文件路径，分析与综合后重新进行仿真，解决问题。
综上所述：
- mif文件需要放在工程目录下
- 更改IP核设置后需要重新进行分析与综合
刚刚在仿真ROM输出的时候，建立工程在分析与综合后无错误无警告，并且在mif文件的位宽和深度与IP核设置正确的情况下，出现以下情况 ![20200227134817667.p
![20200907193256635.png][] ![20200907194320774.png][] 最新版的quartus （19以上）好像没有了直接调用mo
最近手头很闲，闲的没事干。然后合作方商务反问说我们这边的技术真的懂一个需求吗。后台和我们都笑了。 特意在之前项目加了一个我们新提的需求，让他们看看。 然后之前更新的 And
02 FPGA modelsim altera 的 门级仿真（实际仿真）使用 什么叫门级仿真 ：即 模拟真实环境中会出现的一种情况 门级仿真如下所示： ![\[外链图
01 FPGA modelsim altera 的常用仿真功能使用 ①波形端口独立出窗口和缩进窗口 \---------独立窗口 ![\[外链图片转存失败,源站可
1、 运行ModelSim，如果上一次使用ModelSim建立过工程，这时候会自动打开上一次所建立的工程； 2、 点击File->New->Project，在Project
ModelSim-Altera版本仿真流程 1、建立ModelSim-Altera工作环境 1.1版本说明 ModelSim-Altera（OEM）version 6
软件版本： > Matlab R2012a x64 > > Modelsim SE-64 10.2c > > 安装好以上版本的软件后，不用做其他设置，直接进行下面的步
解决办法： 首先需要将.bdf原理图文件转换为Verilog HDL等第三方EDA工具所支持的标准描述文件。在Quartus下，保持\.bdf为活动窗口状态，运行\[Fil
见原文 [https://blog.csdn.net/u010830004/article/details/81008764 ][https_blog.csdn.net_u01
比眉伴天荒
╰+哭是因爲堅強的太久メ
忘是亡心i
还没有评论，来说两句吧...