顺序描述语句（VHDL）

向右看齐 2024-03-25 16:07 12阅读 0赞

顺序描述语句**只能出现在进程或子程序中，**由它定义进程或子程序所执行的算法。语句中所涉及到的系统行为有时序流、控制、条件和迭代等；语句的功能操作有算术、逻辑运算、信号和变量的赋值、子程序调用等。顺序描述语句像在一般高级语言中一样，其语句是按出现的次序加以执行的。在VHDL语言中顺序描述语句有以下几种：

★ WAIT语句

★ ASSERT语句

★ 信号代入语句

★ 变量赋值语句

★ IF语句

★ CASE语句

★ LOOP语句

★ NEXT语句；

★ EXIT语句；

## **一、 WAIT 语句** ##

WAIT语句通常在进程中使用。敏感信号表和WAIT都是进程的启动、触发条件。为避免进程产生误触发，在进程语句中，**敏感信号表和WAIT不能共存于一个进程中**。

WAIT语句的书写格式有以下几种：

1．WAIT

WAIT后不带任何信息，表示无限等待。

2．WAIT ON信号表

暂停进程，直到敏感信号表中的某个信号值发生变化。

3．WAIT UNTIL条件表达式

暂停进程，直到条件表达式成立时进程启动。

4．WAIT FOR时间表达式

进程暂停由时间表达式所规定的时间，时间到时进程启动。

下面举两个例子来说明这两种方法。

【例4】

ENTITY reg\_logic IS

PORT（d：IN STD\_LOGIC；

clk：IN STD\_LOGIC；

q：OUT STD\_LOGIC）；

ARCHITECTURE example OF reg\_logic IS

BEGIN

**PROCESS（clk）**

BEGIN

IF （clk’EVENT AND clk=’1’）THEN q <= d；

END IF；

**END PROCESS**；

END example；

【例5】

ENTITY xor\_gate IS

PORT （in1：IN STD\_LOGIC；

in2：IN STD\_LOGIC；

q：OUT STD\_LOGIC）；

END xor\_gate；

ARCHITECTURE example OF xor\_gate IS

BEGIN

**PROCESS**

BEGIN

q <= in1 XOR in2 AFTER 10 ns；

**END PROCESS；**

END example；

## **二、 ASSERT语句** ##

ASSERT语句主要用于程序仿真、调试中的人机会话，它可以给出一个文字串作为警告和错误信息。ASSERT语句的书写格式为：

ASSERT条件［REPORT输出信息］［SEVERITY级别］；

当执行ASSERT语句时，就会对条件进行判别。**如果条件为“真”，则向下执行另一个语句；如果条件为“假”，则输出错误信息和错误严重程度的级别。**在REPORT后面跟的是设计者所写的文字串，通常是说明错误的原因。文字串应用双引号“”将它们括起来。 SEVERITY后面跟的是错误严重程度的级别。**在VHDL语言中错误严重程度分为4个级别：FAILURE，ERROR，WARNING，NOTE。**

例如ASSERT语句：

ASSERT（sendB＝’ l’）

REPORT " sendB timed out at 'l’”;

SEVERITY ERROR；

该断言语句的条件是信号量sendB＝‘1’。如果执行到该语句时，信号量sendB＝‘0’，说明条件不满足，就会输出REPORT后跟的文字串。该文字串说明，出现了超时等待错误。SEVERITY后跟的错误级别告诉操作人员，其出错级别为ERROR。ASSERT语句为程序的仿真和调试带来了极大的方便。

## **三、 信号代入语句** ##

信号代入语句在之前的文章中已有详述，这里只做简单介绍。

信号代入语句的书写格式为：

目的信号量<= 信号量表达式；

**该语句表明，将右边信号量表达式的值赋予左边的目的信号量。**例如：a <= b；该语句表示将信号量b的当前值赋予目的信号量a。需要再次指出的是，代入语句的符号“<=”和关系操作的小于等于符号“<=”非常相似，要正确判别不同的操作关系，应注意上下文的含义和说明。另外，代入符号两边信号量的类型和位长度应该是一致的。

## **四、 变量赋值语句** ##

变量赋值语句的书写格式为：

目的变量:= 表达式；

该语句表明，**目的变量的值将由表达式所表达的新值替代。**但是两者的类型必须相同。目的变量的类型、范围事先应给出。右边的表达式可以是变量、信号或字符。该变量和一般高级语言中的变量是类似的。例如：

a := 2；

b := d + e；

变量值只在进程或子程序中使用，它无法传递到进程之外。因此，它类似于一般高级语言的局部变量，只在局部范围内有效。

## **五、IF语句** ##

IF语句是根据所指定的条件来确定执行哪些语句的，其书写格式通常可以分成3种类型。

**1．IF语句的门闩控制**

用作门闩控制的IF语句的书写格式为：

IF条件 THEN

顺序处理语句

END IF；

当程序执行到该IF语句时，就要判断IF语句所指定的条件是否成立。如果条件成立，则IF语句所包含的顺序处理语句将被执行；如果条件不成立，程序将跳过IF语句所包含的顺序处理语句，而向下执行IF语句后继的语句。这里的条件起到门闩的控制作用，如例6所示。

【例6】

IF（a=’1’）THEN

c <= b；

END IF；

该IF语句所描述的是一个门闩电路。a是门闩控制信号量；b是输入信号量；c是输出信号量。当门闩控制信号量a为‘1’时，输入信号量b的任何值的变化都将被赋予输出信量c。也就是说，c值与b是永远相等的。当 a≠‘ 1’时c <= b语句不被执行，c将维持原始值，而不管信号量b的值发生什么变化。

这种描述经逻辑综合，实际上可以生成D触发器。

**2．IF语句的二选择控制**

当IF语句用作二选择控制时的书写格式为：

IF条件 THEN

顺序处理语句；

ELSE

顺序处理语句；

END IF；

在这种格式的IF语句中，当IF语句所指定的条件满足时，将执行THEN和ELSE之间的顺序处理语句。当IF语句所指定的条件不满足时，将执行ELSE和END IF之间的顺序处理语句。也就是说，用条件来选择两条不同程序的执行路径。

这种描述的典型逻辑电路实例是二选一电路。例如，二选一电路的输入为a和b，选择控制端为sel，输出端为c。那么用IF语句来描述该电路行为的程序如例7所示。

【例7】

ARCHITECTURE rtl OF mux2 IS

BEGIN

PROCESS（a，b，sel）

BEGIN

IF（sel=’1’）THEN

c <= a；

ELSE

c <= b；

END IF；

END PROCESS；

END rtl；

**3．IF语句的多选择控制**

**IF语句的多选择控制又称IF语句的嵌套**，在这种情况下，它的书写格式为：

IF 条件 THEN

顺序处理语句；

ELSIF 条件 THEN

顺序处理语句；

ELSIF 条件 THEN

顺序处理语句；

ELSE

顺序处理语句；

END IF；

在这种多选择控制的IF语句中，设置了多个条件，当满足所设置的多个条件之一时，就执行该条件后跟的顺序处理语句。如果所有设置的条件都不满足，则执行ELSE和END IF之间的顺序处理语句。

这种描述的典型逻辑电路实例是多选一电路。例如，四选一电路的描述如例8所示。

【例8】

LIBRARY IEEE；

USE IEEE.STD\_LOGIC\_1164.ALL；

ENTITY mux4 IS

PORT（input：IN STD\_LOGIC\_VECTOR（3 DOWNTO 0）；

sel：IN STD\_LOGIC\_VECTOR（1 DOWNTO 0）；

y：OUT STD\_LOGIC）；

END mux4；

ARCHITECTURE rtl OF mux4 IS

BEGIN

PROCESS（input，sel）

BEGIN

IF（sel=”00”）THEN

y <= input（0）；

ELSIF（sel=”01”）THEN

y <= input（1）；

ELSIF（sel=”10”）THEN

y <= input（2）；

ELSE

Y <= input（3）；

END IF；

END PROCESS；

END rtl；

IF语句不仅可以用于选择器的设计，而且还可以用于比较器、译码器等凡是可以进行条件控制的逻辑电路设计。

## **六、CASE语句** ##

CASE语句用来描述总线或编码、译码的行为，从许多不同语句的序列中选择其中之一执行之。虽然IF语句也有类似的功能，但是CASE语句的可读性比IF语句要强得多，程序的读者很容易找出条件式和动作的对应关系。CASE语句的书写格式如下所示：

CASE表达式 IS

WHEN条件表达式 => 顺序处理语句；

END CASE；

上述CASE语句中的条件表达式可以有如下4种不同的表示形式：

**WHEN值 => 顺序处理语句；**

**WHEN值∣值∣值∣…∣值=> 顺序处理语句；**

**WHEN值TO值 => 顺序处理语句；**

**WHEN OTHERS => 顺序处理语句；**

当CASE和IS之间的表达式的取值满足指定的条件表达式的值时，程序将执行后跟的

由符号=> 所指的顺序处理语句。条件表达式的值可以是一个值；或者是多个值的“或”关系；或者是一个取值范围；或者表示其它所有的缺省值。

当条件表达式取值为某一值时的CASE语句的使用实例如例9所示。

【例9】

LIBRARY IEEE；

USE IEEE.STD\_LOGIC\_1164.ALL；

ENTITY mux4 IS

PORT（a，b，i0，i1，i2，i3：IN STD\_LOGIC；

q：OUT STD\_LOGIC）；

END mux4；

ARCHITECTURE mux4\_behave OF mux4 IS

SIGNAL sel：NTEGER RANGE 0 TO 3；

BEGIN

PROCESS（a，b，ic，if，iZ，i3）

BEGIN

sel <= ‘0’；

IF（a＝’1’）THEN

sel <= sel + 1；

END IF；

IF（b＝’1’）THEN

sel <= sel + 2；

END IF；

CASE sel IS

WHEN 0 => q <= i0；

WHEN 1 => q <= i1；

WHEN 2 => q <= i2；

WHEN 3 => q <= i3；

END CASE；

END PROCESS；

END mux4\_behave；

例9表明，选择器的行为描述不仅可以用IF语句，而且也可以用CASE语句。两者的区别在于：首先在IF语句中，先处理最起始的条件；如果不满足，再处理下一个条件；而在CASE语句中，没有值的顺序号，所有值是并行处理的。因此，在WHEN项中已用过的值，如果在后面WHEN项中再次使用，那在语法上是错误的。也就是说，值不能重复使用。另外，应该将表达式的所有取值都—一列举出来，如果不列举出表达式的所有取值，在语法上也是错误的。

通常在CASE语句中，WHEN语句可以颠倒次序而不至于发生错误，而在IF语句中，颠倒条件判别的次序往往会使综合的逻辑功能发生变化。

## **七、 LOOP语句** ##

**LOOP语句使程序能进行有规则的循环，**循环次数受迭代算法控制。常用来描述迭代电路的行为，通常使用在循环语句中。一个LOOP语句中所包含的一组顺序语句要重复执行若干次。LOOP语句有3种重复方式：FOR模式、WHILE模式和无限循环模式。

**1．FOR模式**

格式：［标号］：FOR 循环变量 IN 范围 LOOP

顺序处理语句

END LOOP［标号］；

上述格式中，循环变量的值在每次循环中都会发生变化；循环变量在信号说明、变量说明中不能使用，信号、变量不能代入到循环变量中；范围表示循环变量在循环过程中的取值范围；只要循环变量还在范围内，循环将一直继续下去；局部变量只能在进程中出现，值不能被带出进程，只有全局变量、信号才可以将局部变量的值带出进程。

【例10】

ARCHITECTURE rtl OF ex IS

BEGIN

PROCESS（a，b，c）

BEGIN

FOR i IN 0 TO 4 LOOP

IF a（i）=’1’ THEN

q（i）<= b（i）；

ELSE

q（i）<= c（i）；

END IF；

END LOOP；

END PROCESS；

END rtl；

**2．WHILE模式**

格式：［标号］：WHILE 条件 LOOP

顺序处理语句

END LOOP［标号］；

上述格式中，当条件为“真”（true）时，执行紧跟着的顺序语句；反之，如果条件为“假”（false）就结束循环。

【例10】

PROCESS（a，b，reset）

VARIABLE i：INTEGER RANGE 0 TO 31；

BEGIN

IF reset=’0’ THEN

i:=0；

q <=（OTHERS => ‘0’）；

ELSE

WHILE q < 12 LOOP

IF i=31 THEN EXIT；

ELSE

i <= i + 1；

q <= a（i）+b（i）；

END IF；

END LOOP；

END IF；

END PROCESS；

## **八、NEXT语句** ##

在LOOP语句中NEXT语句用来跳出本次循环，其书写格式为：

NEXT［标号］［WHEN条件］；

NEXT语句执行时将停止本次迭代，而转入下一次新的迭代。NEXT后跟的“标号”表明下一次迭代的起始位置，而“WHEN条件”则表明 NEXT语句执行的条件。如果NEXT语句后面既无“标号”也无“WHEN条件”说明，那么只要执行到该语句就立即无条件地跳出本次循环，从 LOOP语句的起始位置进入下一次循环，即进行下一次迭代，如例11所示。

【例11】

PROCESS（a，b）

CONSTANT max：INTEGER := 255；

BEGIN

FOR i IN 0 TO max LOOP

IF（done（i）＝TRUE） THEN

NEXT；

ELSE

done（i）:= TRUE；

END IF；

q（i） <= a（i）AND b（i）；

END LOOP；