STM32的五个时钟源

「爱情、让人受尽委屈。」 2024-03-17 11:39 50阅读 0赞

##  ##

①HSI是高速内部时钟，RC振荡器，频率为8MHz。  
②HSE是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~16MHz。  
③LSI是低速内部时钟，RC振荡器，频率为40kHz。  
④LSE是低速外部时钟，接频率为32.768kHz的石英晶体。  
⑤PLL为锁相环倍频输出，其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍，但是其输出频率最大不得超过72MHz。

![182556c763d84b1c8f063e68fd40fbdd.png][]

![71f951bad74d4ddc9c7219ea9d2b3a1b.png][]

1、使用外部晶振

在STM32上如果使用外部晶振，OSC\_IN和OSC\_OUT的接法：外接8MHz的外部高速晶振

![4303c5ac784c4aeb9c3218b738b1c1e4.png][]

2、不使用外部晶振

如果使用内部RC振荡器而不使用外部晶振，请按照下面方法处理：  
①对于100脚或144脚的产品，OSC\_IN应接地，OSC\_OUT应悬空。  
②对于少于100脚的产品，有2种接法：

> 第1种：OSC\_IN和OSC\_OUT分别通过10K电阻接地 。此方法可提高EMC性能；
> 
> 第2种：分别重映射OSC\_IN和OSC\_OUT至PD0和PD1，再配置PD0和PD1为推挽输出并输出'0'。此方法可以减小功耗并（相对上面）节省2个外部电阻。

**OSC\_OUT和OSC\_IN**开始，这两个引脚分别接到外部晶振8MHz,第一个分频器PLLXTPRE，遇到开关PLLSRC(PLL entry clock source)

![1899c00e0b4c449a9fb5c8ae26da79b9.png][]

我们可以选择其输出，输出为外部高速时钟(HSE)或是内部高速时钟(HSI)。这里选择输出为HSE

![98991f7e1c4f4a5484bdd20a4d0d0ba9.png][]

接着遇到锁相环PLL，具有倍频作用，在这里我们可以输入倍频因子PLLMUL，要是想超频，就得在这个寄存器上做手脚啦。经过PLL的时钟称为PLLCLK。倍频因子我们设定为9倍频，也就是说，经过PLL之后，我们的时钟从原来8MHz的HSE变为72MHz的PLLCLK

![609fd69045ee45d8b7040f54d6003557.png][]

紧接着又遇到了一个开关SW，经过这个开关之后就是STM32的系统时钟(SYSCLK)了。通过这个开关，可以切换SYSCLK的时钟源，可以选择为HSI、PLLCLK、HSE。

我们选择为PLLCLK时钟，所以SYSCLK就为72MHz了。PLLCLK在输入到SW前，还流向了USB预分频器，这个分频器输出为USB外设的时钟(USBCLK)。

![0c2d33ab8b74496a9a5e3376abeeb50a.png][]

回到SYSCLK，SYSCLK经过AHB预分频器，分频后再输入到其它外设。如输出到称为HCLK、FCLK的时钟，还直接输出到SDIO外设的SDIOCLK时钟、存储器控制器FSMC的FSMCCLK时钟，和作为APB1、APB2的预分频器的输入端。GPIO外设是挂载在APB2总线上的

![090b8e95200c4886accc7faee827c3c6.png][]

APB2的时钟是APB2预分频器的输出，而APB2预分频器的时钟来源是AHB预分频器。因此，把APB2预分频器设置为不分频，那么我们就可以得到GPIO外设的时钟也等于HCLK，为72MHz了。

SYSCLK：系统时钟，STM32大部分器件的时钟来源。主要由AHB预分频器分配到各个部件。

HCLK:由AHB预分频器直接输出得到，它是高速总线AHB的时钟信号，提供给存储器，DMA及cortex内核，是cortex内核运行的时钟，cpu主频就是这个信号，它的大小与STM32运算速度，数据存取速度密切相关。

FCLK：同样由AHB预分频器输出得到，是内核的“自由运行时钟”。“自由”表现在它不来自时钟 HCLK，因此在HCLK时钟停止时FCLK也继续运行。它的存在，可以保证在处理器休眠时，也能够采样和到中断和跟踪休眠事件 ，它与HCLK互相同步。

PCLK1：外设时钟，由APB1预分频器输出得到，最大频率为36MHz，提供给挂载在APB1总线上的外设，APB1总线上的外设如下：

> 　　RCC\_APB1Periph\_tiM2 TIM2时钟
> 
> 　　RCC\_APB1Periph\_TIM3 TIM3时钟
> 
> 　　RCC\_APB1Periph\_TIM4 TIM4时钟
> 
> 　　RCC\_APB1Periph\_WWDG WWDG时钟
> 
> 　　RCC\_APB1Periph\_SPI2 SPI2时钟
> 
> 　　RCC\_APB1Periph\_USART2 USART2时钟
> 
> 　　RCC\_APB1Periph\_USART3 USART3时钟
> 
> 　　RCC\_APB1Periph\_I2C1 I2C1时钟
> 
> 　　RCC\_APB1Periph\_I2C2 I2C2时钟
> 
> 　　RCC\_APB1Periph\_USB USB时钟
> 
> 　　RCC\_APB1Periph\_CAN CAN时钟
> 
> 　　RCC\_APB1Periph\_BKP BKP时钟
> 
> 　　RCC\_APB1Periph\_PWR PWR时钟
> 
> 　　RCC\_APB1Periph\_ALL 全部APB1外设时钟

PCLK2：外设时钟，由APB2预分频器输出得到，最大频率可为72MHz，提供给挂载在APB2总线上的外设，APB2总线上的外设如下：

> 　　RCC\_APB2Periph\_AFIO 功能复用IO时钟
> 
> 　　RCC\_APB2Periph\_GPIOA GPIOA时钟
> 
> 　　RCC\_APB2Periph\_GPIOB GPIOB时钟
> 
> 　　RCC\_APB2Periph\_GPIOC GPIOC时钟
> 
> 　　RCC\_APB2Periph\_GPIOD GPIOD时钟
> 
> 　　RCC\_APB2Periph\_GPIOE GPIOE时钟
> 
> 　　RCC\_APB2Periph\_ADC1 ADC1时钟
> 
> 　　RCC\_APB2Periph\_ADC2 ADC2时钟
> 
> 　　RCC\_APB2Periph\_TIM1 TIM1时钟
> 
> 　　RCC\_APB2Periph\_SPI1 SPI1时钟
> 
> 　　RCC\_APB2Periph\_USART1 USART1时钟
> 
> 　　RCC\_APB2Periph\_ALL 全部APB2外设时钟

[182556c763d84b1c8f063e68fd40fbdd.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/15/67ff91c31da54c0c82da912d2b2d0a74.png
[71f951bad74d4ddc9c7219ea9d2b3a1b.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/15/54dd34e44172456d8537d5195b722516.png
[4303c5ac784c4aeb9c3218b738b1c1e4.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/15/e206379b3c33406b8a230e90025259b0.png
[1899c00e0b4c449a9fb5c8ae26da79b9.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/15/b09a5dc3b4674516b692b8f6a8a98ce7.png
[98991f7e1c4f4a5484bdd20a4d0d0ba9.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/15/5ffa91d22a2946e5a761542eae5a641d.png
[609fd69045ee45d8b7040f54d6003557.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/15/674ca7c8f8174e3ba3ad2c5c1260ecd9.png
[0c2d33ab8b74496a9a5e3376abeeb50a.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/15/dfbd69cca4be4519ba1906aa3bc5db8e.png
[090b8e95200c4886accc7faee827c3c6.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/15/2caea00f069145078ae45fc7f70aa841.png