多线程：为什么会存在“内存可见性”问题

电玩女神 2024-03-17 10:17 21阅读 0赞

### 为什么会存在“内存可见性”问题 ###

下图为x86架构下CPU缓存的布局，即在一个CPU 4核下，L1、L2、L3三级缓存与主内存的布局。  
每个核上面有L1、L2缓存，L3缓存为所有核共用。  
![在这里插入图片描述][d2c1ffac616641148e0f8a61358e2a99.png_pic_center]  
因为存在CPU缓存一致性协议，例如MESI，多个CPU核心之间缓存不会出现不同步的问题，不会有  
“内存可见性”问题。

缓存一致性协议对性能有很大损耗，为了解决这个问题，又进行了各种优化。例如，在计算单元和  
L1之间加了Store Buffer、Load Buffer（还有其他各种Buffer），如下图：  
![在这里插入图片描述][4d6daacdb7c048c3aae3c496211fc0bb.png_pic_center]  
L1、L2、L3和主内存之间是同步的，有缓存一致性协议的保证，但是Store Buffer、Load Buffer和  
L1之间却是异步的。向内存中写入一个变量，这个变量会保存在Store Buffer里面，稍后才异步地写入L1中，同时同步写入主内存中。

操作系统内核视角下的CPU缓存模型：  
![在这里插入图片描述][d871050c52694b399d9baaaa81066e34.png_pic_center]  
多CPU，每个CPU多核，每个核上面可能还有多个硬件线程，对于操作系统来讲，就相当于一个个  
的逻辑CPU。每个逻辑CPU都有自己的缓存，这些缓存和主内存之间不是完全同步的。

对应到Java里，就是JVM抽象内存模型，如下图所示：  
![在这里插入图片描述][e7ac467fade043ddb9d3df2e7a5758b6.png_pic_center]

[d2c1ffac616641148e0f8a61358e2a99.png_pic_center]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/17/9c28a1ce02174c918ad0dc95420debd7.png
[4d6daacdb7c048c3aae3c496211fc0bb.png_pic_center]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/17/c68ecc8e6a944c49ae198d1a9597463b.png
[d871050c52694b399d9baaaa81066e34.png_pic_center]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/17/f194bc93228841adbca93ee94c002294.png
[e7ac467fade043ddb9d3df2e7a5758b6.png_pic_center]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/17/8fdcc83500af40148d41ac5f31986869.png