半导体存储芯片的基本机构

浅浅的花香味﹌ 2022-12-16 09:08 111阅读 0赞

针对主存储器的逻辑结构，如下图可以看出，它暴露给外部的接口(接线)分别是地址线、数据线、片选线、读写控制线。CPU通过这些接线实现与内存芯片的沟通。  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3NpbGtfamF2YQ_size_16_color_FFFFFF_t_70_pic_center]  
需要明确一些概念

*  `存储矩阵` 由大量的相同的位存储单元阵列够成
 *  `译码驱动`将来自地址总线的地址信号，翻译成对应存储单元的选通信号，该信号在读写电路的配合下完成对被选中单元的读/写操作。
 *  `读写电路`包读出放大器和写入电路，用来完成读/写操作
 *  `读写控制线`决定芯片是进行读/写操作，以及何时读/写操作
 *  `片选线`确定哪个存储芯片被选中，可用于容量扩充。如地址线10根，数据线是8根，则芯片容量=210\*8=8K位

# 半导体随机存取存储器的特点对比 #

![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3NpbGtfamF2YQ_size_16_color_FFFFFF_t_70_pic_center 1]  
为了能够加深印象，我这里搞成表格，复述一遍

<table> 
 <thead> 
  <tr> 
   <th>特点/ 类型</th> 
   <th>SRAM</th> 
   <th>DRAM</th> 
  </tr> 
 </thead> 
 <tbody> 
  <tr> 
   <td>存储信息</td> 
   <td>触发器（双稳态，读出后不会改变状态）</td> 
   <td>电容（需要充放电，读取出需要重新充电以维持状态）</td> 
  </tr> 
  <tr> 
   <td>破坏性读出</td> 
   <td>非（读：查看触发器的状态；写：改变触发器的状态）</td> 
   <td>是（读：连接电容，检测电流变化；写：给电容充/放电）</td> 
  </tr> 
  <tr> 
   <td>需要刷新</td> 
   <td>不要（能保持两种稳定的状态）</td> 
   <td>需要（电容上的电荷只能维持2ms）</td> 
  </tr> 
  <tr> 
   <td>送行列地址</td> 
   <td>同时送（行地址和列地址位数不同，需要同时发送）</td> 
   <td>分两次送(行地址和列地址位数相同，可以地址线复用，线数少一半)</td> 
  </tr> 
  <tr> 
   <td>运行速度</td> 
   <td>快</td> 
   <td>慢</td> 
  </tr> 
  <tr> 
   <td>集成度</td> 
   <td>低（需要6个逻辑元件构成）</td> 
   <td>高（1-3个逻辑元件构成）</td> 
  </tr> 
  <tr> 
   <td>发热量</td> 
   <td>大（逻辑元件越多发热量越大）</td> 
   <td>小</td> 
  </tr> 
  <tr> 
   <td>存储成本</td> 
   <td>高（逻辑元件越多，成本就越高）</td> 
   <td>低</td> 
  </tr> 
  <tr> 
   <td>用途</td> 
   <td>常用作cache</td> 
   <td>常用作主存</td> 
  </tr> 
 </tbody> 
</table>

[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3NpbGtfamF2YQ_size_16_color_FFFFFF_t_70_pic_center]: /images/20221123/168535da2bde4d13904591f322126bdd.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3NpbGtfamF2YQ_size_16_color_FFFFFF_t_70_pic_center 1]: /images/20221123/fbce5ec29e9948dfb78bda83ff3183f5.png