verilog语法学习_1. 基础知识

た入场券 2022-11-13 11:25 216阅读 0赞

### 文章目录 ###

*   *  1. 格式
     *  2. 注释
     *  3. 关键字
     *  4. 标识符
     *  5. 电平逻辑
     *  6. 数值 & 进制

## 1. 格式 ##

1.  Verilog 区分大小写。
2.  每个语句必须以分号为结束符。空白符（换行、制表、空格）都没有实际的意义，只是为了代码的可读性，在编译阶段均被忽略。

## 2. 注释 ##

1.  单行注释：用 `//` 进行；
2.  多行注释：用 `/*` 与 `*/` ；

## 3. 关键字 ##

1.  关键字是 Verilog 中预留的用于定义语言结构的特殊标识符。
2.  Verilog 中关键字全部为小写。

## 4. 标识符 ##

1.  标识符是区分大小写的。
2.  标识符（identifier）可以是任意一组字母、数字、$ 符号和 \_(下划线)符号的合；
3.  第一个字符必须是字母或者下划线；
4.  不能使用Verilog中的保留字；

## 5. 电平逻辑 ##

<table> 
 <thead> 
  <tr> 
   <th>数值</th> 
   <th>电平逻辑</th> 
  </tr> 
 </thead> 
 <tbody> 
  <tr> 
   <td>0</td> 
   <td>逻辑 0 或 “假”</td> 
  </tr> 
  <tr> 
   <td>1</td> 
   <td>逻辑 1 或 “真”</td> 
  </tr> 
  <tr> 
   <td>x 或 X</td> 
   <td>未知，可能为 1，也可能为 0</td> 
  </tr> 
  <tr> 
   <td>z 或 Z</td> 
   <td>高阻，常见于信号（input, reg）没有驱动时的逻辑结果。其值与上拉下拉的状态有关；上拉则逻辑值为 1，下拉则为 0 。</td> 
  </tr> 
 </tbody> 
</table>

## 6. 数值 & 进制 ##

备注：

1.  下划线 \_ 是为了增强代码的可读性。
2.  不指明位宽时，一遍编译器会自动分频，常见为32bit.
3.  通常在表示位宽的数字前面加一个减号来表示负数。
4.  表示实数，可以使用十进制方式（例如：3.1415）或科学计数法（例如：1.23e-3）；
5.  字符串，直接赋值即可，但不可换行；例如：str= “I am a Gril.”