数据库软考笔记（三）编址的相关计算与输入输出技术

朴灿烈づ我的快乐病毒、 2022-11-13 01:54 120阅读 0赞

**目录**

字节（byte）与位（bit）

编址计算习题

输入输出技术（程序控制方式）

需要CPU参与：

不需要CPU参与：

历年真题汇总

--------------------

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM2NDExODc0_size_16_color_FFFFFF_t_70][]

# 字节（byte）与位（bit） #

内存是按字节（byte）编制的，而不是按位（bit）编制。

1byte=8bit（备注：字节（Byte）是计算机信息技术用于计量存储容量的一种计量单位，也表示一些计算机编程语言中的数据类型和语言字符，数据存储是以“字节”（Byte）为单位，数据传输大多是以“位”（bit，又名“比特”）为单位，一个位就代表一个0或1（即二进制），每8个位（bit，简写为b）组成一个字节（Byte，简写为B），是最小一级的信息单位）

假设下边是芯片，能装4bit，也就是4个0和1，有若干行。（备注：比特是英文 binary digit的缩写。比特是表示信息的最小单位，是[二进制][Link 1]数的一位包含的信息或2个选项中特别指定1个的需要信息量。一般来说，n比特的信息量可以表现出2的n次方种选择。）

内存是8个字节，用几位表示地址？地址占几位？

（答：地址占3位，即可表示）

# 编址计算习题 #

例题：4096B=1024\*4 = 2的10次方 \* 2的2次方=2的12次方。（十进制占4位，二进制占12位地址）

Eg:8b（8字节的内存）=2的3次方，占3位地址

例题:主存容量为1MB，高速缓存容量为16kb，块的大小为512B。

（主存区号 | 区内块号 | 块内地址）

主存区号= 主存容量/高速缓存容量

=1MB / 16kb = 2的10次方kb  /  2的4次方kb =   2的6次方（64个区）（因此，主存区号占 6位，6个格子）

区内块号= 高速缓存容量/块的大小

16kb/ 512b =2的4次方 \*  2的10次方  / 2的 9次方  = 2的5次方（32块） （因此，区内块号占5位）

块内地址= 512B（BYte的缩写） = 2 的9次方 =9位

（主存区号 6  | 区内块号 5 | 块内地址 9）

主存地址：6+5+9=20位

例题 :地址编号从80000H到BFFFFH且按字节编址的内存容量为（）KB，若用16K  \* 4 bit的存储器芯片构成该内存，共需（）片。

A.128   B.256  C.512 D.1024

A.8 B.16 C.32  D.64

解题方法：

1，看单位H，是十六进制。

1.  十六进制中，B表示11，F表示15
2.  内存容量= 后 - 前 + 1

BFFFF - 80000  + 1 = 11 FFFF- 80000 +1= 3 FFFF + 1 =   40000H byte

（1）转十进制==》4 \* 16的4次方（因为从右边往左数，万位4是处于第4，因此要16的4次方） = 2的2次方\*2的16次方=2的18次方 Byte

（2）转KB： 2的8次方 \*  2的10次方 =  2的8次方KB = 256 。

第二个空： 16K \* 4bit  = 2的4次方 \* 2的10次方  \* 2的2次方  = 2的16次方

256KB = 256 \* 8 bit

求块数： （256 \* 8 bit ）/ （16K \* 4bit ）=  16 \* 2 =32块

因此，选BC

# **输入输出技术（程序控制方式）** #

## 需要CPU参与： ##

无条件传送：外设总是准备好的，无条件，随时接收和提供数据

程序查询方式：CPU利用程序来查询外设的状态，准备好了再传数据

中断方式：CPU不等待，也不执行程序去查询外设的状态，而是由外设准备好以后向CPU发出中断请求

## 不需要CPU参与： ##

DMA方式（直接内存存储方式）：数据的传输是在主存和外设之间直接进行，不需要CPU的干预，实际操作是由DMA硬件直接执行完成的。

通道方式和外围处理机方式：更进一步减轻CPU对I/O操作的控制，更进一步提高了CPU的工作效率，但是以增加更多硬件为代价。

# 历年真题汇总 #

Eg:计算机体系结构练习题  
1、在CPU工存之间设置高建缓存(Cache)的目的是为了解决( ) 的问题。

A.主存容量不足   B.主存与外存储器速度不匹配

**C.主存与CPU速度不四配 **   D.外设访问效率

2、在计算机外部设备和主存之间直接传送而不是由CPU执行程序指令进行数据传送的控制方式称为( )

A.程序查询方式    B.中断方式    C.并行控制方式     **D. DMA方式**

3、（19年第2题）

DMA控制方式是在( ) 之间建立数据通路进行数据的交换处理。

A. CPU与主存     B. CPU与外设   **  C.主存与外设**   D. 外设与外设

4、19年第3题  
      在计算机的存储系统中，( ) 属于外存储器。

**A.硬盘**   B.寄存器  C.高速缓存  D.内存

5、18年第1~2题  
      计算机运行过程中，遇到突发事件，要求CPU暂时停止正在运行的程序，转去为突发事件服务，服务完毕，再自动返回原程序继续执行，这个过程称为( ) ，其处理过程中保存现场的目的是( )

1.   A.阻塞 ** B.中断**  C.动态绑定  D.静态绑定
2.  A、防止丢失数据  B、防止对其他部件造成影响

1.  **返回去继续执行原程序**  D、为中断处理程序提供数据

6、流水线的在叶率是指单位时间流水线处理的任务数，如果各段流水的操作时间不同，则流水线的存吐率是( ) 的倒数

A、最短流水段操作时间  B.各段流水的操作时间总和

** C.最长流水段操作时间** D.流水段数乘以最长流水段操作时间

7、18年第4题  
      计算机中机械硬盘的性能指标不包括()。

A、磁盘转速及容量 ** B.盘片数及磁道数**  
C.容量及平均寻道时间  D.磁盘转速及平均寻道时间

8、17年第3题  
      计算机系统中常用的输入/输出控制方式有无条件传送、中断、程序查询和DMA方式等。当采用( ) 方式时，不需要CPU执行程序指令来传送数据。  
      A.中断  B.程序查询  C.无条件传送**  D. DMA**

9、17年第6题  
      以下关于Cache (高速缓冲存储器)的叙述中，不正确的是（）

A、**Cache的设置扩大了主存的容量**  
B、Cache的内容是主存部分内容的拷贝  
C、 Cache的命中率并不随其容量增大线性地提高

D、 Cache位于主存与CPU之间

10、 16年第1路  
      VLIW是(  )的简称。  
A.复杂指令系统计算机  B.超大规模集成电路  C.单指令流多数据流  **D超长指令字**

11、 16年第2题  
      主存与Cace的地址映射方式中，( ) 方式可以实现主存任意块装入Cache中任意位置， 只有装满才需要骨换。

**A、全相联**  B.直接映射  C.组相联  D.串并联

12、16年第5题  
      内存按字节编址，从A1000H到B13FFH的区 域的存储容量为( ) KB.

A.32  B.34  C.65  D.67

103FF H+1 =  10400 =1\* 16的4次方 +  4\* 16的2次方B  =  2的10次方\* （2的6次方+1）=65KB

![20210324223126269.png][]

[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzM2NDExODc0_size_16_color_FFFFFF_t_70]: /images/20221022/d7cad022459947c68e8973cc7faba50e.png
[Link 1]: https://baike.baidu.com/item/%E4%BA%8C%E8%BF%9B%E5%88%B6/361457
[20210324223126269.png]: /images/20221022/e06f2667fe25400094f2906c583eaacb.png