中央处理器——数据通路之单总线结构

约定不等于承诺〃 2022-10-15 09:53 239阅读 0赞

### 文章目录 ###

*  数据通路
 *   *  CPU内部单总线方式
     *   *  1．寄存器之间数据传送
         *  2．主存与CPU之间的数据传送
         *  3．执行算术或逻辑运算
     *  CPU内部单总线方式——例题
     *   *  解答：

# 数据通路 #

数据通路：数据在功能部件之间传送的路径。

也就是信息从哪里开始中间经过哪些部件最后传到哪里，由控制部件产生的控制信号建立数据通路

数据通路的基本结构可分为三类：

1.  CPU内部单总线方式。
2.  CPU内部多总线方式。
3.  专用数据通路方式。

## CPU内部单总线方式 ##

内部总线是指同一部件，如CPU内部连接各寄存器及运算部件之间的总线；

系统总线是指同一台计算机系统的各部件，如CPU、内存、通道和各类I/O接口间互相连接的总线。

### 1．寄存器之间数据传送 ###

比如把PC内容送至MAR，实现传送操作的流程及控制信号为：

(PC)→Bus 	PCout有效，PC内容送总线
    Bus→MAR 	MARin有效，总线内容送MAR
    
    也可写为： (PC)→Bus→MAR
    也有的教材写为： PC→Bus→MAR

重要的是描述清楚数据流向

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80NTUyNTI3Mg_size_16_color_FFFFFF_t_70][]

### 2．主存与CPU之间的数据传送 ###

比如CPU从主存读取指令，实现传送操作的流程及控制信号为：

(PC)→Bus→MAR 	PCout和MARin有效，现行指令地址→MAR
    1→R 			CU发读命令(通过控制总线发出，图中未画出)
    MEM(MAR)→MDR 	MDRin有效
    MDR→Bus→IR 		MDRout和IRin有效，现行指令→IR

![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80NTUyNTI3Mg_size_16_color_FFFFFF_t_70 1]

### 3．执行算术或逻辑运算 ###

比如一条加法指令，微操作序列及控制信号为：

Ad(IR)→Bus→MAR 		MDRout和MARin有效(或AdIRout和MARin有效)
    1→R 				CU发读命令
    MEM(MAR)→数据线→MDR 	MDRin有效
    MDR→Bus→Y 			MDRout和Yin有效，操作数→Y
    (ACC)+(Y)→Z 		ACCout和ALUin有效，CU向ALU发送加命令
    Z→ACC 				Zout和ACCin有效，结果→ACC

![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80NTUyNTI3Mg_size_16_color_FFFFFF_t_70 2]

## CPU内部单总线方式——例题 ##

设有如图所示的单总线结构，分析指令ADD (R0),R1 的指令流程和控制信号。  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80NTUyNTI3Mg_size_16_color_FFFFFF_t_70 3]

### 解答： ###

1.  分析指令功能和指令周期  
    功能：`((R0))+(R1)→(R0)`  
    取指周期、间址周期、执行周期
2.  写出各阶段的指令流程  
    取指周期：公共操作

<table> 
 <thead> 
  <tr> 
   <th>时序</th> 
   <th>微操作</th> 
   <th>有效控制信号</th> 
  </tr> 
 </thead> 
 <tbody> 
  <tr> 
   <td>1</td> 
   <td>(PC)→MAR</td> 
   <td>PCout，MARin</td> 
  </tr> 
  <tr> 
   <td>2</td> 
   <td>M(MAR)→MDR ，(PC)+1→PC</td> 
   <td>MemR，MARout，MDRinE</td> 
  </tr> 
  <tr> 
   <td>3</td> 
   <td>(MDR)→IR</td> 
   <td>MDRout，IRin</td> 
  </tr> 
  <tr> 
   <td>4</td> 
   <td>指令译码</td> 
   <td>-</td> 
  </tr> 
  <tr> 
   <td>5（可省）</td> 
   <td>(PC)+1→PC</td> 
   <td>-</td> 
  </tr> 
 </tbody> 
</table>

间址周期：完成取数操作，被加数在主存中，加数已经放在寄存器R1中。

<table> 
 <thead> 
  <tr> 
   <th>时序</th> 
   <th>微操作</th> 
   <th>有效控制信号</th> 
  </tr> 
 </thead> 
 <tbody> 
  <tr> 
   <td>1</td> 
   <td>(R0)→MAR</td> 
   <td>R0out，MARin</td> 
  </tr> 
  <tr> 
   <td>2</td> 
   <td>M(MAR)→MDR</td> 
   <td>MemR，MARout，MDRinE</td> 
  </tr> 
  <tr> 
   <td>3</td> 
   <td>(MDR)→Y</td> 
   <td>MDRout，Yin</td> 
  </tr> 
 </tbody> 
</table>

执行周期：完成取数操作，被加数在主存中，加数已经放在寄存器R1中。

<table> 
 <thead> 
  <tr> 
   <th>时序</th> 
   <th>微操作</th> 
   <th>有效控制信号</th> 
  </tr> 
 </thead> 
 <tbody> 
  <tr> 
   <td>1</td> 
   <td>(R1)+(Y)→Z</td> 
   <td>R1out，ALUin，CU向ALU发ADD控制信号</td> 
  </tr> 
  <tr> 
   <td>2</td> 
   <td>(Z)→MDR</td> 
   <td>Zout，MDRin</td> 
  </tr> 
  <tr> 
   <td>3</td> 
   <td>(MDR)→M(MAR)</td> 
   <td>MemW，MDRoutE，MARout</td> 
  </tr> 
 </tbody> 
</table>

各个周期之执行数据流程图如下：  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80NTUyNTI3Mg_size_16_color_FFFFFF_t_70 4]

[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80NTUyNTI3Mg_size_16_color_FFFFFF_t_70]: /images/20221014/d48b8c495adb41df9504d970a15ca3ea.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80NTUyNTI3Mg_size_16_color_FFFFFF_t_70 1]: /images/20221014/05b3806661244ec3a9075aac44b796f0.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80NTUyNTI3Mg_size_16_color_FFFFFF_t_70 2]: /images/20221014/d116facdabff4019a54a0314d4bccb3b.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80NTUyNTI3Mg_size_16_color_FFFFFF_t_70 3]: /images/20221014/81a7a656ad8948cba5ba7ab1da60be28.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80NTUyNTI3Mg_size_16_color_FFFFFF_t_70 4]: /images/20221014/61dfecf8c14b4c0d8cbeed07d962f4ad.png