goroutine 相关知识1

柔情只为你懂 2022-10-02 01:47 147阅读 0赞

[2019独角兽企业重金招聘Python工程师标准>>> ][2019_Python_] ![hot3.png][]

*  存储结构
 *  汇编、CPU

--------------------

# 存储结构 #

冯诺依曼结构

**程序本身当数据来对待**，程序和该程序处理的数据**用同样的方式储存**

# 汇编 #

x86 汇编代码:

mov word ptr es:[eax + ecx * 8 + 0x11223344], 0x12345678

mov 指令, 只能有 2 个操作数，操作数长度是 16 (word)

段前缀只能用 es, ds, cs, ss, fs, gs

第一个操作数是一个内存地址, 第二个是立即数

对应机器码

26 66 c7 84 c8 44 33 22 11 78 56 直接被 CPU 读取和执行

## 汇编指令集规范 ##

支持什么指令, 指令带什么限制条件, 用什么操作数, 用什么地址

需要被执行的机器码先要被 OS 调度到内存之中, 经过 Memory--Cache--CPU fetch, 进入 CPU 流水线, 译码生成的象是 CPU 内部数据格式(微指令)

软件层: 汇编语言

接口: 机器码

硬件层: CPU 使用内部数据结构进行运算

## 8086寄存器 ##

14 个寄存器

通用寄存器：AX，BX，CX 和 DX

段寄存器(辅助指针的实现) : 代码段 (CS)，数据段(DS)，扩展段(ES) 和堆栈段(SS)

索引寄存器(指向内存地址)：源引用(SI)，目的引用(DI)，基指针(BP)，栈指针(SP)

1 个寄存器包含状态位(进位，借位,符号,溢出等)

最重要的寄存器：指令指针(IP)

## 机器指令（Machine Instruction）和 CPU 微指令（micro-operation，μ-op） ##

一条 **机器指令** 的执行 ( 取值、译码、计算、访存、更新PC等很多步骤 )

**微指令** 可以看成是译码以后的结果，它还可以缓存在buffer上，从而下次遇到相同的指令，减少译码时间

## 寻址方式 ##

立即寻址

MOV AX, 1234H，则AX=1234H

寄存器寻址

MOV AX, BX，则AX=1234H

直接寻址

MOV AX, [8054H]，则AX=(20000H+8054H)=(28054H)=3050H

寄存器间接寻址

MOV AX, [SI]，则AX=(20000H+1234H)=(21234H)=6789H

寄存器相对寻址

MOV AX, [SI+1000H]，则AX=(20000H+1234H+1000H)=(22234H)=7000H

基址加变址寻址

MOV AX, [BX][SI]，则AX=(20000H+1234H+1234H)=(22468H)=8000H

相对基址加变址寻址

MOV AX, [BX+SI+10H]，则AX=(20000H+1234H+1234H+10H)=(22478H)=9000H

# CPU #

## 加快执行的措施 ##

*  流水线 (pipeline) : **每个电路单元都不闲着**
 *  超线程 (Hyper-Threading) : 如四核八线程，**寄存器翻倍,线程切换快,(硬件)空间换时间**
 *  超标量:一时钟周期执行多个操作(指令并行运算)
 *  乱序执行
 *  SIMD

i7 7700K 主频 4.2G,每 core 每秒 4.2 亿条指令，四个 core

CPU 太快，磁盘太慢，它俩不能够直接通信，加一层过度。这就是内存的作用。几百块钱一根的内存条的作用和功能

## arm/intel cpu区别 ##

### 精简指令集（RISC）/复杂指令集（CISC) ###

两数相加

*  CISC

先 **转换成一些更精简的微指令**

地址1中取得第一个数（操作1），然后从地址2中取得另一个数（操作2），然后求和（操作3）

*  RISC

指令 **跟其微指令十分接近** ,解碼器（告诉处理器到底要干些什么）。 简单>高效和低功耗

制造工艺，温控，耗电

intel IA64指令集淘汰>amd64指令集

arm 2011年发布ARMv8 64位架构，两种执行模式，AArch32和AArch64,处理器在运行中可以无缝地在两种模式间切换

## big.LITTLE架构 ##

移动设备异构计算,**不同核不同性能和功耗**

流水线>解码的过程并行

第一步读取指令，第二步检查/解码指令，第三步执行

流水线: 前指令在第二步时，下一条指令已经处于第一步

流水线乱序执行,判断下一条指令是否依赖于当前的指令执行的结果

后台同步邮件的时候，不需要高速的乱序执行,复杂游戏的时候需要,合适的时间使用合适的核

cpu逻辑结构，指令流水线只是其中之一，还有浮点运算单元，单指令多数据逻辑（SIMD）（ARM的NEON/Intel的SSE/MMX），一级缓存二级缓存

每种Atom片上系统，Intel仅提供一种方案，而ARM以及芯片合作伙伴提供的芯片则有多种方案可以配置

**高通整合能力最强、联发科性价比突出、三星优化到位......**

ARM颁布规则、只有交叉授权、提供参考设计，芯片最终好坏看各家水准以及代工厂流水线成品率高低 **vs** Intel 一条龙 服务

转载于:https://my.oschina.net/zhangthe9/blog/3021322

[2019_Python_]: https://my.oschina.net/u/2663968/blog/3061697
[hot3.png]: /images/20220113/550a52b71d534e7d88b1e3db8691a45c.png

goroutine 相关知识1

发表评论取消回复

还没有评论，来说两句吧...

相关阅读

相关【定位】无线电测向相关知识（1）

相关进程、线程、协程和Goroutine知识

相关 MongoDB数据库相关知识1

相关 goroutine 相关知识1

相关数据库相关知识

相关 dubbo相关知识

相关 MSQL 相关知识

相关 URL相关知识

相关 JSP相关知识

相关 DHCP相关知识