ISA总线

野性酷女 2022-09-20 11:25 304阅读 0赞

ISA总线  
　　ISA总线是采用80286 CPU的 IBM PC/AT机中使用的总线，它是在8位的 PC/XT总线的基础上扩展而成的16位总线结构。该总线同8位的 PC/XT总线保持了即兼容性。  
　　80286与8088 CPU最明显的差别在于数据信号的位数，8088对外的数据总线只有8位，而80286为16位。为了使ISA总线与原有的XT总线相兼容，ISA总线保留了原有XT总线的所有信号，仅作了部分新的定义，而另外增加了高位的数据信号和与此有关的扩展信号，诸如SBHE、-MEMCS16、-IOCS16等信号。  
　　除了数据传输线增加外，寻址能力的增加也是提高性能的方式。80286的寻址能力达到了16MB，这样相应的 ISA总线上的地址信号也增加到了24条，即增加了4条(LA20~LA23)。  
　　随着 PC系统的发展，外围设备的类型也不断增加，对于硬件中断与 DMA通道也提出了更多的要求，原有的6个中断请求与3个 DMA通道已不能满足需要， ISA总线将中断的数目由6个扩充到15个，而 DMA通道则由3个增加到8个。  
　　ISA总线扩展槽的插座是在原来 XT总线(62线)的基础上增加了一条短插座，该短插槽有36个引脚，并且与原 XT插槽在一条直线上，因此加上原来 XT总线的62线，一共有98个引脚。表3- 5列出了 ISA总线增加信号的排列。

表3- 5 ISA总线增加的36芯的信号定义

![bg3-5.gif][]

在ISA总线上62芯和36芯插座上重新定义和增加的信号：  
　　(l)地址总线  
　　LA17~LA23(I/O)：ISA总线中新增的地址信号线，可以给系统提供多达16MB的寻址能力。此信号在ALE信号为高电平时才有效，并且在 CPU周期过程中是不锁定的，因此并不保持整个周期有效，它们的用途是为一个等待状态存储周期生成存储器译码信号。  
　　(2)数据总线  
　　SD8~SD15(I/O)：系统数据总线的高字节信号，为存储器和I/O接口提供高8位总线数据。为保持与XT总线的兼容性，可通过增加的16位存储器或16位I/O接口控制信号确定所用的数据线位数。当此控制信号无效时，使用的为62芯槽上的数据信号，即低8位的地址信号，此时无论指令中访问的地址为偶数字节，或奇数字节，或字地址，均为SD0~SD7。对于奇数字节地址，微处理器所需的高8位的数据信号将接到 SD0~SD7上，而字访问将变换为两个8位进行传送，均在低8位进行。当此控制信号有效时，使用62芯槽上的低8位和新增加的36芯槽上的高8位数据信号，即16位数据信号SD0~SD15。  
　　(3)控制总线  
　　**高8位数据线控制信号：**  
　　\-MEMCS16 (I)：16位存储器数据选择信号。如果当前数据传送是有一个等待状态的16位存储周期,则它必须发一个-MEMCS16 信号给主板。译码信号必须取自 LA17~LA23 。-MEMCS16 用能够吸收20mA的集电极开路门或三态的驱动器来驱动。  
　　-IOCS16 (I)：16位I/O数据选择信号，集电极开路门或三态驱动。如果当前数据传送是有一个等待状态的16位 I/O周期，则必须发一个-IOCS16信号给主板。这个信号由地址译码器驱动。  
　　SBHE(I/O)：系统总线高字节允许(System Bus High Enable)信号，这是 ISA新增的信号。该信号有效时，表示数据总线传送的是高字节(SD8~SD15)。16位设备用此信号控制数据总线缓冲器接到 SD8~SD15。  
**　　存储器控制信号：**  
　　原XT总线上的-MEMR和-MEMW定义为-SMEMR和-SMEMW(O)，"SMEMR"、 "SMEMW"指标准存储器读写。只有当存储器的地址译码信号低于1MB的存储空间时，这两个信号才会有效。-SMEMR和-SMEMW 信号取自于-MEMR和-MEMW (ISA新增信号)和低于 lMB的地址译码信号。  
\-MEMR和-MEMW (I/O)，ISA新增的信号，它们在所有的存储器读或写周期内有效。它们可以由系统中的任何一个 CPU或 DMA控制器驱动。  
**　　IRQ中断请求信号：**  
　　在ISA总线的主机内增加了中断请求信号，将原有的一片8259中断控制器增加为两片，而原有一片的IRQ2成为第二片的中断连接信号。将原有XT总线上的IRQ2定义为新增加芯片的IRQ9。  
　　新增的中断请求信号为IRQ10~12，IRQ14，15(I)，IRQ9~IRQ12和 IRQl4， IRQ15的中断请求的优先级高于 IRQ3~7，其中 IRQ9的优先级最高， IRQ7的优先级最低。当 IRQ线上的信号从低电平上升到高电平时，就产生一个中断请求。在 CPU响应中断请求(即执行中断服务程序)之前，该线必须保持高电平。IRQ13只使用在主板上，而不可用于 I/O接口卡上。IRQ8用于实时时钟，故这两个中断未出现在 ISA总线的信号线中。  
　　**DMA控制：**  
　　DRQ0、5~7(I)： DMA请求信号，即由外设或 I/O通道上的微处理器所驱动的异步 DMA通道请求信号，以便获得 DMA服务。DRQ0的优先级最高， DRQ7的优先级最低。当 DRQ信号线变为有效电平(高电平)时产生一个 DMA请求。在相应的 DMA响应信号(-DACK)变为有效之前。 DRQ线必须保持一直高电平。DRQ0用于8位的 DMA传送，而 DRQ5~DRQ7用于16位的 DMA传送。 DRQ4用在主板上，而不用于 I/O通道上，因此在 ISA总线中没有出现。  
　　\-DACK0，5~7 (O)： 对 DRQ0，5~7的响应信号

原文地址:[http://wjxtyjksy.fudan.edu.cn/ch03/3-2-4.htm][http_wjxtyjksy.fudan.edu.cn_ch03_3-2-4.htm]

[bg3-5.gif]: /images/20220828/7b8c5801ef7249488b0fcf6c5e33ecef.png
[http_wjxtyjksy.fudan.edu.cn_ch03_3-2-4.htm]: http://wjxtyjksy.fudan.edu.cn/ch03/3-2-4.htm