FPGA学习总结一：电源篇

朱雀 2022-09-12 13:58 806阅读 0赞

本本将从常见的XILINX FPGA和Altera 两家FPGA的电源供电作如下介绍：

**XILINX FPGA：**

FPGA（FPGA\_XCKU060\_2FFVA1517E、FPGA\_XC7A200T\_2FFG1156C）电压主要有**VCCINT(内核电压)**，**VCCRAM（RAM块电压）**，**VCCAUX（辅助电压）**，**VCCO（IO电压）**以及**高速串行收发器GTX Transceiver**的供电电压。  
一般，VCCINT=VCCBRAM=1.0V,  
VCCO=VCCAUX=VCCAUX\_IO=1.8V.

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2hlZTY3_size_16_color_FFFFFF_t_70][]

高速串行收发器GTX的供电电压如下图所示：

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2hlZTY3_size_16_color_FFFFFF_t_70 1][]

需要注意：VCCINT和VCCBRAM要连接到同一个电源。  
FPGA每个BANK可以单独供电，但是必须保证外部接口和FPGA的IO相连时电压一致。VCCO的电压 1.2V, 1.35V, 1.5V, 1.8V, 2.5V , 3.3V 都可以。  
VCCBATT不用时应该接地或者和VCCAUX一个电源。  
关于FPGA这几个电压的上电顺序，芯片手册上也有很明确的说明，

![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2hlZTY3_size_16_color_FFFFFF_t_70 2]

![20191017160907668.png][]  
一般的上电顺序为：  
VCCINT≥VCCBRAM>VCCAUX≥VCCO≥VCCAUX\_IO

VCCINT≥VMCGTAVC≥VMGTAVTT,  
VMGTVCCAUX的顺序不做要求。  
原文链接：https://blog.csdn.net/hee67/article/details/102607973

**Altera FPGA：**

[Cyclone® V GX FPGA][Cyclone_ V GX FPGA](**Cyclone® V 5CGXC9 FPGA**、**Cyclone® V 5CGXC7 FPGA**)的供电电压有多种，以Cyclone IV E系列为例，下面分别来介绍这几种不同的供电电压。

![70][]

如上图所示，Cyclone IV E系列FPGA的几种供电电压分别为：

（1）      VCCINT：FPGA内核电压，1.0V/1.2V，一般接1.2V。

（2）      VCCA：PLL模拟电压，2.5V，需要注意的是即使FPGA设计中未使用PLL仍要提供VCCA。

（3）      VCCD\_PLL：PLL数字电压，1.0V/1.2V，一般接1.2V。

（4）      VCCIO：I/O电压，1.2V/1.5V/1.8V/2.5V/3.0V/3.3V，可以分别配置8个BANK的I/O电压，电压值根据IO连接的外设而定。

FPGA的供电电压有多种，以Cyclone IV E系列为例，下面分别来介绍这几种不同的供电电压。

![70][]

如上图所示，Cyclone IV E系列FPGA的几种供电电压分别为：

（1）      VCCINT：**FPGA内核电压**，1.0V/1.2V，一般接1.2V。

（2）      VCCA：**PLL模拟电压**，2.5V，需要注意的是即使FPGA设计中未使用PLL仍要提供VCCA。

（3）      VCCD\_PLL：**PLL数字电压**，1.0V/1.2V，一般接1.2V。

（4）      VCCIO：**I/O电压**，1.2V/1.5V/1.8V/2.5V/3.0V/3.3V，可以分别配置8个BANK的I/O电压，电压值根据IO连接的外设而定。

[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2hlZTY3_size_16_color_FFFFFF_t_70]: /images/20220828/42080c76306d4a62aa5d6b0450987f6f.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2hlZTY3_size_16_color_FFFFFF_t_70 1]: /images/20220828/39e41440ae9f4e4bb2f2b266a2bf5370.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2hlZTY3_size_16_color_FFFFFF_t_70 2]: /images/20220828/bc66ef4097154017ba4cf9bc52e760d6.png
[20191017160907668.png]: /images/20220828/ea463142dd29413a8c232981481768f7.png
[Cyclone_ V GX FPGA]: https://www.intel.com/content/www/us/en/products/details/fpga/cyclone/v/gx.html
[70]: /images/20220828/3552b348c5cb4771a06411ba941b18c0.png