嵌入式Linux--V3s--SPITFT--没有CS引脚

╰+攻爆jí腚メ 2022-09-10 06:12 185阅读 0赞

### 文章目录 ###

*  困境：屏幕没有CS引脚
 *   *  如果有cs引脚：st7789v设备树描述
     *  如果没有CS引脚：
 *  学习一下全志的spi总线的描述
 *  失败！--我搞不定了--还是需要有CS引脚才能使用\[笑哭\]

# 困境：屏幕没有CS引脚 #

## 如果有cs引脚：st7789v设备树描述 ##

&spi0{ 
    		status = "okay";
    		st7789v: st7789v@0{ 
    			compatible = "sitronix,st7789v";
    			reg = <0>;
    			status = "okay";
    			spi-max-frequency = <36000000>;
    			spi-cpol;
    			spi-cpha;
    			rotate = <0>;
    			fps = <60>;
    			buswidth = <8>;
    			
    			dc-gpios    = <&pio 1 4 GPIO_ACTIVE_HIGH>;  // PB4 
    			reset-gpios = <&pio 1 5 GPIO_ACTIVE_HIGH>;  // PB5
    			//led-gpios   = <&pio 1 7 GPIO_ACTIVE_LOW>; // PB7
    			width = <240>;
    			height= <320>;
    			debug = <0>;
    		};
    }

可以正常显示。

## 如果没有CS引脚： ##

不知道怎么写设备树。

# 学习一下全志的spi总线的描述 #

*  spi-cpol - （可选）空属性指定设备需要，反时钟极性 (CPOL) 模式。
 *  spi-cpha -（可选）空属性指定设备需要，移位时钟相位 (CPHA) 模式。
 *  spi-cs-high - （可选）空属性指定设备需要，芯片选择高电平有效
 *  spi-3wire - （可选）空属性指定设备需要，3 线模式。
 *  spi-lsb-first - （可选）空属性指定设备需要，LSB 优先模式。
 *  spi-tx-bus-width - （可选）用于 MOSI的总线宽度（数据线数）。如果不存在，则默认为 1。
 *  spi-rx-bus-width - （可选）用于 MISO的总线宽度（数据线数）。如果不存在，则默认为 1。
 *  spi-rx-delay-us - （可选）读取传输后的微秒延迟。
 *  spi-tx-delay-us - （可选）写入传输后的微秒延迟。
 *  spi-bits-per-word - （可选）数据传输的字大小。如果不存在，默认值为 8。

参考：https://www.136.la/jingpin/show-164614.html

**工作方式1：**  
 当CPHA=0、CPOL=0时SPI总线工作在方式1。MISO引脚上的数据在第一个SPSCK沿跳变之前已经上线了，而为了保证正确传输，MOSI引脚的MSB位必须与SPSCK的第一个边沿同步，在SPI传输过程中，首先将数据上线，然后在同步时钟信号的上升沿时，SPI的接收方捕捉位信号，在时钟信号的一个周期结束时（下降沿），下一位数据信号上线，再重复上述过程，直到一个字节的8位信号传输结束。

**工作方式2：**  
 当CPHA=0、CPOL=1时SPI总线工作在方式2。与前者唯一不同之处只是在同步时钟信号的下降沿时捕捉位信号，上升沿时下一位数据上线。

**工作方式3：**  
 当CPHA=1、CPOL=0时SPI总线工作在方式3。MISO引脚和MOSI引脚上的数据的MSB位必须与SPSCK的第一个边沿同步，在 SPI传输过程中，在同步时钟信号周期开始时（上升沿）数据上线，然后在同步时钟信号的下降沿时，SPI的接收方捕捉位信号，在时钟信号的一个周期结束时（上升沿），下一位数据信号上线，再重复上述过程，直到一个字节的8位信号传输结束。

**工作方式4：**  
 当CPHA=1、CPOL=1时SPI总线工作在方式4。与前者唯一不同之处只是在同步时钟信号的上升沿时捕捉位信号，下降沿时下一位数据上线。

#define SPI_CPHA 0x01 /* clock phase */
    #define SPI_CPOL 0x02 /* clock polarity */
    #define SPI_MODE_0 (0|0) /* (original MicroWire) */
    #define SPI_MODE_1 (0|SPI_CPHA)
    #define SPI_MODE_2 (SPI_CPOL|0)
    #define SPI_MODE_3 (SPI_CPOL|SPI_CPHA)
    #define SPI_CS_HIGH 0x04 /* chipselect active high? */
    #define SPI_LSB_FIRST 0x08 /* per-word bits-on-wire */
    #define SPI_3WIRE 0x10 /* SI/SO signals shared */
    #define SPI_LOOP 0x20 /* loopback mode */
    #define SPI_NO_CS 0x40 /* 1 dev/bus, no chipselect */
    #define SPI_READY 0x80 /* slave pulls low to pause */

#define SPI_CPHA 0x01 //时钟相位 
    #define SPI_CPOL 0x02 //时钟相位
    #define SPI_MODE_0 (0|0) //模式0 
    #define SPI_MODE_1 (0|SPI_CPHA) //模式1 
    #define SPI_MODE_2 (SPI_CPOL|0) //模式2 
    #define SPI_MODE_3 (SPI_CPOL|SPI_CPHA) //模式3 
    #define SPI_CS_HIGH 0x04 //片选高电平 
    #define SPI_LSB_FIRST 0x08 //LSB 
    #define SPI_3WIRE 0x10 //3线模式 SI和SO同一根线 
    #define SPI_LOOP 0x20 //回送模式 
    #define SPI_NO_CS 0x40 //单个设备占用一根SPI总线,所以没片选 
    #define SPI_READY 0x80 //从机拉低电平停止数据传输

# 失败！–我搞不定了–还是需要有CS引脚才能使用\[笑哭\] #