计算机组成实验cpu存储器l,计算机组成原理实验课件存储器精要.ppt

男娘i 2022-08-30 01:40 180阅读 0赞

计算机组成原理实验课件存储器精要.ppt

\* 实验三：存储器实验 \* 实验目的 理解计算机主存储器的功能、组成知识； 熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处； 理解并熟悉通过字、位扩展技术实现扩展存储器容量的方法。 了解如何通过读写存储器的指令实现对 58C65 EEPROM 芯片的读写操作。 \* 实验说明 教学计算机的主存储器用静态存储器芯片实现，由8千字的ROM区和2千字的RAM区组成，分别由 2片58C65(EEPROM芯片)和2片6116(RAM芯片)实现。 ROM芯片用来存放监控程序， RAM芯片用来存放用户程序和数据，以及用作监控程序临时数据和堆栈区。可以安装另外两个芯片用来实现对存储器容量进行扩展。 主存字长 16位，按字寻址方式读写。 \* 内存储器和接口电路 每2个8位的芯片合成一组用于组成16位长度的内存字。 \* 教学计算机主存储器的设计 教学计算机采用单总线结构， 16位的地址总线(记为AB15 ~ AB0) ， 16位的数据总线(记为DB15 ~ DB0) 和简化的控制总线： 时钟信号：与 CPU时钟同步，简化设计 读写信号：由 /MIO，REQ和 /WE译码生成 内存和 IO 读写信号。 \* (1)地址总线(AB15~AB0) 地址总线提供读写内存用16位地址，读写输入/输出接口用8位地址。 教学机的指令格式和教学机本身的特性，决定了将送往地址寄存器的地址信息只能由ALU输出。 \* TH-union 教学计算机系统组成框图 \* (2)数据总线(DB15 ~ DB0) 数据总线是计算机各部件之间完成数据传送的线路。 出于教学机器件安全需要，教学机通过两片74LS245器件把数据总线隔断为内部总线IB与外部总线两部分。 \* \* 地址总线的低13位送到 ROM 芯片的地址线引脚(RAM 芯片只使用地址总线的低11位)，用于选择芯片内的一个存储字。 用于实现存储字的高位字节的2个芯片的数据线引脚、实现低位字节2个芯片的数据线引脚分别连接在用于实现存储字的高位字节的2个芯片的数据线引脚、实现低位字节2个芯片的数据线引脚分别连接在一起，接到数据总线的高、低位字节，是实现存储器数据读写的信息通路。接到数据总线的高、低位字节，是实现存储器数据读写的信息通路。 \* 8 8 13 低8位数据 高8位数据 58C65 8K×8 58C65 8K×8 6116 2K ×8 3-8译码器 高3位 低13位地址 6116 /CS0 /CS1 /WE 0 ~ 1FFFH 2000H ~ 27FFH CS7 ~ CS0 地址寄存器(AR) 8 11 8 13 13 RAM ROM AB15~AB13 AB12~AB0 \* 为访问 8192 个存储单元，需要使用13位地址，应把地址总线的低13位地址送到每个58C65存储器芯片的地址引脚； 为访问 2048 个存储单元，需要使用11位地址，应把地址总线的低11位地址送到每个6116存储器芯片的地址引脚； 对地址总线的高3位译码，产生的译码信号送相应的存储器芯片的片选信号引脚 /CS，用于选择让哪一个地址范围的存储器芯片工作。 还要向存储器芯片提供读写控制信号 /WE，以区分是读、还是写操作，/WE信号为高电平是读，为低是写。 \* (3)控制总线 \* 1B 1A 1G DC3 139 2B 2A 2G 1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 REQ WE GND MIO MWR MRD WR RD MMREQ IOREQ 74LS139：双2-4译码器 TH-union 内存控制信号用一片双2-4译码器器件 74LS139 给出。 \* /MIOREQ/WE 0 0 0内存写/MWR 0 0 1内存读/MRD 0 1 0I/O写/WR 0 1 1I/O读/RD 1 X X 不用 \* TH-union 内存片选信号 DC5 138 A15 A14 A13 GND MMREQ VCC C B A G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0000~1FFF 20