蜂鸟E203开源RISC-V开发板：蜂鸟FPGA开发板和JTAG调试器介绍

╰+攻爆jí腚メ 2022-04-16 03:50 3060阅读 0赞

原文出处：[https://mp.weixin.qq.com/s/E5X\_txYlAjeixM1PsqKICg][https_mp.weixin.qq.com_s_E5X_txYlAjeixM1PsqKICg]

> 随着国内第一本RISC-V中文书籍《手把手教你设计CPU——RISC-V处理器篇》正式上市，越来越多的爱好者开始使用开源的蜂鸟E203 RISC-V处理核，很多初学者留言询问有关RISC-V工具链使用的问题。

> 为了便于初学者能够快速地学习RISC-V CPU设计和RISC-V嵌入式开发，蜂鸟E203开源MCU原型SoC（在本文中将其简称为“MCU SoC”或者“SoC”）定制了基于Xilinx FPGA的专用开发板（在本文中将其简称为“FPGA开发板”）和专用JTAG调试器（在本文中将其简称为“JTAG调试器”）。

> 本篇主要就蜂鸟FPGA开发板及蜂鸟JTAG下载器进行详细说明，更多信息可下拉页面到文末，点击“阅读原文”查看更多内容。

# 1 概述 #

为了便于初学者能够快速地学习RISC-V CPU设计和RISC-V嵌入式开发，蜂鸟E203开源MCU原型SoC（在本文中将其简称为“MCU SoC”或者“SoC”）定制了基于Xilinx FPGA的专用开发板（在本文中将其简称为“FPGA开发板”）和专用JTAG调试器（在本文中将其简称为“JTAG调试器”）。

完整的FPGA开发板原型（包括FPGA开发板和调试器）如图1-1所示。

![在这里插入图片描述][20181116145315299.jpg]  
图1-1 蜂鸟FPGA开发板和JTAG调试器，后文将分别予以详述。

# 2 蜂鸟FPGA开发板 概述 #

## 2.1 FPGA开发板总体说明 ##

为了便于蜂鸟FPGA开发板的使用，FPGA开发板具备如下特点：

*  一板两用，该开发板不仅可以用于一块FPGA开发板作为电路设计使用，同时由于其预烧了蜂鸟E203开源SoC（包括E203内核），因此其可以直接作为一块MCU SoC原型开发板进行嵌入式软件开发。即：
    
    1.  对于不懂FPGA软件开发的用户完全无需做任何的操作，该开发板会预先烧写开源的蜂鸟E203 Core和配套SoC，上电后即可当做一块MCU嵌入式开发板来用。
    2.  对于了解FPGA使用的硬件用户而言，也可以将其当做普通的FPGA 开发板来烧写普通的Verilog电路以进行FPGA开发。
 *  由于其预先烧写的蜂鸟E203 Core和配套SoC源代码完全开源，可以对其任意进行修改或二次开发。
 *  并且由于开源的蜂鸟E203 MCU SoC的 “FPGA烧写文件（mcs格式）”会上传到: [https://github.com/SI-RISCV/e200\_opensource/tree/master/fpga/nucleikit/prebuilt\_mcs][https_github.com_SI-RISCV_e200_opensource_tree_master_fpga_nucleikit_prebuilt_mcs] 目录下，用户可以随时重新烧写此FPGA板将其恢复成为预装的MCU嵌入式开发板。

## 2.2 FPGA开发板的购买途径 ##

![在这里插入图片描述][20181116145450137.jpg]  
FPGA开发板的淘宝购买网页链接：

[https://item.taobao.com/item.htm?id=580813056318][https_item.taobao.com_item.htm_id_580813056318]

## 2.3 FPGA开发板的硬件指标 ##

蜂鸟E203专用FPGA开发板是一款入门级Xilinx FPGA开发板，如图2-1所示。

![在这里插入图片描述][20181116145539630.jpg]  
图2-1 蜂鸟FPGA开发板总体图该FPGA开发板的硬件特性如下：

*  使用的FPGA型号为Xilinx XC7A100T。
 *  板载双晶振设计：100MHz主时钟和32.768K RTC时钟。
 *  配备单独直流5V供电，并设有电源开关，如图2-1中的“DC：5V供电及开关”标注。
 *  配备独立的FPGA\_RESET按键，用户可用此按键作为FPGA的复位按键。
 *  配备多达126个引出的FPGA GPIO，用于用户自定义使用。
 *  配备多个电源状态指示LED灯。
 *  配备板载的Xilinx Platform Cable USB JTAG下载器，用于对FPGA进行比特流的烧写，如图2-1中的“FPGA JTAG”标注。
 *  配备两颗MT41K128M16JT-125K DDR III 颗粒。
 *  配备独立的128M-bit FPGA SPI Flash，此Flash用于存储mcs格式的比特流文件：
    
    1.  熟悉Vivado和Xilinx FPGA使用的用户应该了解，bitstream文件烧录到FPGA中去之后FPGA不能掉电，因为一旦掉电之后FPGA烧录的内容即丢失，需要重新使用Vivado的Hardware Manager进行烧录方能使用。为了方便用户使用，Xilinx的FPGA开发板可以将需要烧录的内容写入开发板上的Flash中（以mcs格式），然后在每次FPGA上电之后通过硬件电路自动将需要烧录的内容从外部的Flash中读出并烧录到FPGA之中（该过程非常的快，不影响用户使用）。由于Flash是非易失性的内存，具有掉电后仍可保存的特性，因此意味着将需要烧录的内容写入 Flash后，每次掉电后无需使用Hardware Manager人工重新烧录（而是硬件电路快速自动完成），即等效于，FPGA上电即可使用。
    2.  除了上电自动对FPGA重新进行烧录外，用户还可以通过强行按FPGA开发板上的“FPGA\_PROG”按键触发硬件电路使用此Flash中的内容对FPGA重新进行烧录。FPGA开发板上的“FPGA\_PROG”按键位置请参见图2-1中标注所示。
 *  为了便于此开发板直接作为MCU原型嵌入式开发板使用，将蜂鸟E203开源SoC的顶层引脚直接连到开发板上，并配有明显的丝印标注。请参见第2.5节了解详细介绍。
 *  为了便于此开发板作为常规FPGA开发板使用，配备分离的拨码开关和LED灯，请参见第2.6节了解详细介绍。

## 2.4 FPGA开发板的电路原理图 ##

该开发板的电路原理图保存于:

[https://github.com/SI-RISCV/e200\_opensource/tree/master/boards][https_github.com_SI-RISCV_e200_opensource_tree_master_boards] 目录下，请用户自行查阅。

## 2.5 FPGA开发板的MCU部分 ##

为了便于此开发板直接作为MCU原型嵌入式开发板使用，将“蜂鸟E203开源SoC”（简称SoC）的顶层引脚直接连到开发板上，并配有明显的丝印标注，详细描述如图2-2中所示，其要点如下：

*  FPGA预先烧写成为“蜂鸟E203开源MCU SoC”（简称SoC）
 *  为了实现MCU的功能，在FPGA开发板上专门配备了一个Nor Flash用于存储MCU的软件程序。
 *  MCU SoC的两个输入时钟输入分别按照如下方式产生：
    
    1.  低速的实时时钟直接由FPGA开发板上的32.768KHz时钟源输入
    2.  高速时钟由FPGA开发板上的100MHz时钟经过FPGA内部PLL降频而得（16MHz）。高速时钟由FPGA开发板上的100MHz时钟经过FPGA内部PLL降频而得（16MHz）。
 *  将SoC的相关输入输出管脚明确的做到FPGA开发板上，并且用印刷字体明确的表明端口号。
 *  有关此SoC的输入输出管脚列表的详细信息,请参见https://github.com/SI-RISCV/e200\_opensource/blob/master/doc 目录下的文档《蜂鸟E203开源SoC简介》。
 *  注意：所有的管脚都只是映射到FPGA内部的普通端口（双向IO）上，然后通过FPGA Project通过设置端口映射把FPGA端口映射到这些外部预定义的开发板引脚。有关FPGA Project的详细信息请参见：[https://github.com/SIRISCV/e200\_opensource/blob/master/doc][https_github.com_SIRISCV_e200_opensource_blob_master_doc] 目录下的文档《蜂鸟E203快速上手介绍》。
 *  更多详细描述如图2-2中所示。

![在这里插入图片描述][20181116145956826.jpg]  
图2-2 蜂鸟FPGA开发板的MCU定制部分

## 2.6 FPGA开发板的常规功能部分 ##

为了便于此开发板作为常规FPGA开发板使用，配备分离的拨码开关和LED灯，如图2-3中所示。

注意：此组拨码开关和LED并没有被连接到FPGA的管脚上，用户可以自由的进行跳线使其控制开发板上的其他信号。如图2-3中所示，用户可以通过用杜邦线跳线将“拨码开关”与MCU SoC的GPIO接口连接，相当于通过拨码开关来产生GPIO的输入，从而可以编程构建形象化的简单Demo。

![在这里插入图片描述][20181116150035413.jpg]

## 2.7 烧写蜂鸟E203项目至FPGA开发板 ##

有关如何烧写蜂鸟E203项目（包括SoC和处理器内核）至此FPGA开发板的具体操作步骤，请参见https://github.com/SI-RISCV/e200\_opensource/blob/master/doc 目录下的文档《蜂鸟E203快速上手介绍》。

## 2.8 使用FPGA开发板进行软件开发与调试 ##

有关如何使用FPGA开发板进行软件开发与调试的具体操作步骤，请参见https://github.com/SI-RISCV/e200\_opensource/blob/master/doc 目录下的文档《蜂鸟E203快速上手介绍》。

# 3 蜂鸟JTAG调试器 #

## 3.1 JTAG调试器总体说明 ##

![在这里插入图片描述][20181116150132625.jpg]  
图3-1 蜂鸟E203专用的JTAG调试器

为了便于初学者能够快速地学习RISC-V嵌入式开发，“蜂鸟MCU SoC”定制了专用的JTAG调试器，该调试器具有如下特性：

*  调试器的一端为普通U盘接口，便于直接将其插入主机PC的USB接口，另一端为标准的4线JTAG接口和2线UART接口。
 *  调试器具备USB转JTAG功能，通过标准的4线JTAG接口与蜂鸟E203 FPGA开发板连接。由于蜂鸟E203 内核支持标准的JTAG接口，通过此接口可以程序下载或进行交互式调试。
 *  调试器具备UART转USB功能，通过标准的2线UART接口与蜂鸟E203 FPGA开发板连接。由于嵌入式系统往往没有配备显示屏，因此常用UART口连接主机PC的COM口（或者将UART转换为USB后连接主机PC的USB口）进行调试，这样便可以将嵌入式系统中的printf函数重定向打印至主机的显示屏。参见中文书籍《RISC-V架构与嵌入式开发快速入门》第9章了解更多详情。

## 3.2 JTAG调试器的购买途径 ##

![在这里插入图片描述][20181116150230272.jpg]  
FPGA开发板的淘宝购买网页链接：

[https://item.taobao.com/item.htm?id=580813056318][https_item.taobao.com_item.htm_id_580813056318]

## 3.3 JTAG调试器与FPGA开发板相连 ##

蜂鸟E203的JTAG调试器与FPGA开发板的连接方法如图3-2中所示。

![在这里插入图片描述][20181116150322118.jpg]

## 3.4 使用JTAG调试器进行软件下载与调试 ##

有关如何使用JTAG调试器进行软件下载与调试的具体操作步骤，请参见https://github.com/SI-RISCV/e200\_opensource/blob/master/doc 目录下的文档《蜂鸟E203快速上手介绍》。

(查看方式：1.下滑页面到文章最末，点击“阅读原文”查看e200\_opensource项目总链接；2.在公众号后台回复“链接”，即可访问）

# 4 购买链接及图片欣赏 #

FPGA开发板的淘宝购买网页链接：

[https://item.taobao.com/item.htm?id=580813056318][https_item.taobao.com_item.htm_id_580813056318]

![在这里插入图片描述][20181116150359955.jpg]  
![在这里插入图片描述][20181116150420798.jpg]  
![在这里插入图片描述][20181116150443422.jpg]  
![在这里插入图片描述][20181116150506684.jpg]  
![在这里插入图片描述][20181116150531190.jpg]

# 其他 #

本文编辑by 新晋硅农胖夏

如您有关于此开发板的任何信息咨询，请致信summer@nucleisys.com

# 更多信息 #

感兴趣的读者可以通过下面二维码关注公众号“硅农亚历山大”，了解Verilog、IC设计、CPU、RISC-V和人工智能AI相关的更多设计技巧和经验分享，注意：由于干货太多，请自备茶水。

![在这里插入图片描述][20180316133249635]

[https_mp.weixin.qq.com_s_E5X_txYlAjeixM1PsqKICg]: https://mp.weixin.qq.com/s/E5X_txYlAjeixM1PsqKICg
[20181116145315299.jpg]: /images/20220416/2e2b87e701fc4b9f8c0c5e294672e9e0.png
[https_github.com_SI-RISCV_e200_opensource_tree_master_fpga_nucleikit_prebuilt_mcs]: https://github.com/SI-RISCV/e200_opensource/tree/master/fpga/nucleikit/prebuilt_mcs
[20181116145450137.jpg]: /images/20220416/dcd2dcbd801742ba9cfc257fef5f6659.png
[https_item.taobao.com_item.htm_id_580813056318]: https://item.taobao.com/item.htm?id=580813056318
[20181116145539630.jpg]: /images/20220416/411c73269bde4c7ab5e9cdf0ca3fbef0.png
[https_github.com_SI-RISCV_e200_opensource_tree_master_boards]: https://github.com/SI-RISCV/e200_opensource/tree/master/boards
[https_github.com_SIRISCV_e200_opensource_blob_master_doc]: https://github.com/SIRISCV/e200_opensource/blob/master/doc
[20181116145956826.jpg]: /images/20220416/3258511127d244d386b2b51c7d38e51f.png
[20181116150035413.jpg]: /images/20220416/a0ce97657cc54ddeb2cef1e1d1c2286a.png
[20181116150132625.jpg]: /images/20220416/ea8dae6105e14c66b1514b4c998313f3.png
[20181116150230272.jpg]: /images/20220416/ec95ffa4d5cb4b48b31594955656979b.png
[20181116150322118.jpg]: /images/20220416/b98a075e95db4afda4f5fec914f201fd.png
[20181116150359955.jpg]: /images/20220416/242cf284b6124e33806f7d2b4202894f.png
[20181116150420798.jpg]: /images/20220416/6657f3a614ca4a5d8d7e1d58c4e12c38.png
[20181116150443422.jpg]: /images/20220416/5675d67eceeb4c0db511beb06f6711ab.png
[20181116150506684.jpg]: /images/20220416/669e5fa737b54076b6537035566d7250.png
[20181116150531190.jpg]: /images/20220416/9c260abb10f04a8dbd425e3647bd0005.png
[20180316133249635]: /images/20220416/92f2e15c8ba5441b982823e4d8950899.png