ECL、LVDS和CML电平

我就是我 2021-11-27 03:56 352阅读 0赞

芯片间互连通常有三种接口：PECL（Positive Emitter-Coupled Logic）、LVDS（Low-Voltage Differential Signals）、CML（Current Mode Logic）。

[![PECL、LVDS和CML电平][PECL_LVDS_CML]][PECL_LVDS_CML_PECL_LVDS_CML]  
![PECL、LVDS和CML电平][PECL_LVDS_CML 1]  
各接口电平规范

ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用  
130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

1.1. PECL接口输出结构  
PECL 电路的输出结构如图所示，包含一个差分对和一对射随器。输出射随器工作在正电源范围内，其电流始终存在，这样有利于提高开关速度。标准的输出负载是接50Ω至VCC-2V的电平上，如图中所示，在这种负载条件下，OUT+与OUT-的静态电平典型值为VCC-1.3V，OUT+与OUT-输出电流为14mA。PECL 结构的输出阻抗很低，典型值为4~ 5 Ω，这表明它有很强的驱动能力，但当负载与PECL 的输出端之间有一段传输线时，低的阻抗造成的失配将导致信号时域波形的振铃现象。

[![PECL、LVDS和CML电平][PECL_LVDS_CML 2]][PECL_LVDS_CML_PECL_LVDS_CML 2]  
PECL输出结构

1.2. PECL接口输入结构

PECL 输入结构如图2所示，它是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到VCC-1.3V，这样允许的输入信号电平动态最大。MAXIM 公司的PECL 接口有两种形式的输入结构，一种是在芯片上已加有偏置电路，如MAX3867、MAX3675，另一种则需要外加直流偏置。

[![PECL、LVDS和CML电平][PECL_LVDS_CML 3]][PECL_LVDS_CML_PECL_LVDS_CML 3]  
PECL输入电路结构

2.1. CML接口输出结构  
CML 接口的输出电路形式是一个差分对，该差分对的集电极电阻为50Ω，如图中所示，输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源典型值为16mA，假定CML 输出负载为一50Ω上拉电阻，则单端CML 输出信号的摆幅为Vcc~Vcc-0.4V。在这种情况下，差分输出信号摆幅为800mV，共模电压为Vcc-0.2V。若CML输出采用交流耦合至50Ω负载，这时的直流阻抗有集电极电阻决定，为50Ω，CML 输出共模  
电压变为Vcc-0.4V，差分信号摆幅仍为800mV。在交流和直流耦合情况下输出波形见图。

[![PECL、LVDS和CML电平][PECL_LVDS_CML 4]][PECL_LVDS_CML_PECL_LVDS_CML 4]

CML 输出结构

[![PECL、LVDS和CML电平][PECL_LVDS_CML 5]][PECL_LVDS_CML_PECL_LVDS_CML 5]

CML在不同负载时的输出波形

2.2. CML接口输入结构  
CML 输入结构有几个重要特点，这也使它在高速数据传输中成为常用的方式，如图5所示，MAXIM 公司的CML 输入阻抗为50Ω，容易使用。输入晶体管作为射随器，后面驱动一差分放大器。

[![PECL、LVDS和CML电平][PECL_LVDS_CML 6]][PECL_LVDS_CML_PECL_LVDS_CML 6]  
CML输入电路结构

3.1. LVDS接口输出结构  
MAXIM 公司LVDS 输出结构在低功耗和速度方面做了优化，电路如图6所示。电路差分输出阻抗为100Ω。

[![PECL、LVDS和CML电平][PECL_LVDS_CML 7]][PECL_LVDS_CML_PECL_LVDS_CML 7]

LVDS输出结构

3.2. LVDS接口输入结构  
LVDS 输入结构如图所示，输入差分阻抗为100Ω，为适应共模电压宽范围内的变化，输入级还包括一个自动电平调整电路，该电路将共模电压调整为一固定值，该电路后面是一个SCHMITT触发器。SCHMITT 触发器为防止不稳定，设计有一定的回滞特性，SCHIMTT 后级是差分放大器。

[![PECL、LVDS和CML电平][PECL_LVDS_CML 8]][PECL_LVDS_CML_PECL_LVDS_CML 8]

LVDS输入结构

4.1. CML到CML的连接  
CML 到CML 之间连接分两种情况，当收发两端的器件使用相同的电源时，CML 到CML 可以采用直流耦合方式，这时不需加任何器件；当收发两端器件采用不同电源时，一般要考虑交流耦合，如图中所示，注意这时选用的耦合电容要足够大，以避免在较长连0 或连1 情况出现时，接收端差分电压变小。

[![PECL、LVDS和CML电平][PECL_LVDS_CML 9]][PECL_LVDS_CML_PECL_LVDS_CML 9]  
CML到CML之间的连接

4.2. PECL到PECL的连接

4.2.1. 直流耦合情况

[![PECL、LVDS和CML电平][PECL_LVDS_CML 10]][PECL_LVDS_CML_PECL_LVDS_CML 10]  
等效电路形式

该等效电路应满足如下方程：

[![PECL、LVDS和CML电平][PECL_LVDS_CML 11]][PECL_LVDS_CML_PECL_LVDS_CML 11]

在3.3V 供电时，电阻按5%的精度选取，R1 为130Ω，R2 为82Ω。而在5V 供电时，R1为82Ω，R2 为130Ω。下图给出了这两种供电情况时的详细电路。

[![PECL、LVDS和CML电平][PECL_LVDS_CML 12]][PECL_LVDS_CML_PECL_LVDS_CML 12]  
PECL电路间直流耦合

4.2.2. 交流耦合情况  
PECL 在交流耦合输出到50Ω的终端负载时，要考虑PECL 的输出端加一直流偏置电阻，如图所示。

[![PECL、LVDS和CML电平][PECL_LVDS_CML 13]][PECL_LVDS_CML_PECL_LVDS_CML 13]  
PECL电路间交流耦合

PECL 的输出共模电压需固定在Vcc-1.3V，在选择直流偏置电阻时仅需该电阻能够提供14mA 到地的通路，这样R1=（Vcc-1.3V）/14mA。在3.3V 供电时，R1=142Ω，5V 供电时，R1=270Ω。然而这种方式给出的交流负载阻抗低于50Ω，在实际应用中，3.3V 供电时，R1 可以从142Ω到200Ω之间选取，5V 供电时，R1 可以从270Ω到350Ω之间选取，原则是让输出波形达到最佳。

PECL 交流耦合另外有两种改进结构，一种是在信号通路上串接一个电阻，从而可以增大交流负载阻抗使之接近50Ω；另一种方式是在直流偏置通道上串接电感，以减少该偏置通道影响交流阻抗。  
上图中R1和R2 的选择应考虑如下几点：（1）PECL 输入直流偏压应固定在Vcc-1.3V；（2）输入阻抗应等于传输线阻抗；（3）低功耗；（4）外围器件少。最常用的就是图11 中的两种。在上图（a）中，R1 和R2 的选择应满足下面方程组：

[![PECL、LVDS和CML电平][PECL_LVDS_CML 14]][PECL_LVDS_CML_PECL_LVDS_CML 14]

求解得到：

R2 = 82 Ω and R3 = 130 Ω +3.3 V供电时

R2 = 68 Ω and R3 = 180 Ω +5 V供电时

图（a）有一个缺点就是它的功耗较大，当对功耗有要求时，可以采用图（b）所示的结构，在这种情况下，R2 和R3 需满足如下方程组：

[![PECL、LVDS和CML电平][PECL_LVDS_CML 15]][PECL_LVDS_CML_PECL_LVDS_CML 15]

R2 和R3 通常选：

R2 = 2.7 KΩ and R3 = 4.3 KΩ +3.3 V供电时  
R2 = 2.7 KΩ and R3 = 7.8 KΩ +5 V供电时

4.3. LVDS到LVDS的连接  
因为LVDS 的输入与输出都是内匹配的，所以LVDS 间的连接可以如图中那样直接连接。

[![PECL、LVDS和CML电平][PECL_LVDS_CML 16]][PECL_LVDS_CML_PECL_LVDS_CML 16]  
LVDS间连接

[PECL_LVDS_CML]: https://imgconvert.csdnimg.cn/aHR0cDovL3MxMC5zaW5haW1nLmNuL213NjkwLzQ3NzBlZjAydGQ3MWFhNGM2OTQ5OSY2OTA
[PECL_LVDS_CML_PECL_LVDS_CML]: /images/20211126/d697584cd3fd41b7a0d5755f4aac3cb3.png
[PECL_LVDS_CML 1]: /images/20211126/578ab036fd8448c59bacc6beee74f9ab.png
[PECL_LVDS_CML 2]: https://imgconvert.csdnimg.cn/aHR0cDovL3MxMC5zaW5haW1nLmNuL213NjkwLzQ3NzBlZjAydGQ3MWE0MzVhNTY0OSY2OTA
[PECL_LVDS_CML_PECL_LVDS_CML 2]: /images/20211126/f3ac0903457543b080e76c592ca5aec0.png
[PECL_LVDS_CML 3]: https://imgconvert.csdnimg.cn/aHR0cDovL3M4LnNpbmFpbWcuY24vbXc2OTAvNDc3MGVmMDJ0N2JlOTA3NGY4NzM3JjY5MA
[PECL_LVDS_CML_PECL_LVDS_CML 3]: /images/20211126/e0fac5fda573408ab4c5ddb6a03e17f1.png
[PECL_LVDS_CML 4]: https://imgconvert.csdnimg.cn/aHR0cDovL3M1LnNpbmFpbWcuY24vbXc2OTAvNDc3MGVmMDJ0ZDcxYTU2ZmUzZmY0JjY5MA
[PECL_LVDS_CML_PECL_LVDS_CML 4]: /images/20211126/e94a310a45014903910ba91dc37dba8f.png
[PECL_LVDS_CML 5]: https://imgconvert.csdnimg.cn/aHR0cDovL3M1LnNpbmFpbWcuY24vbXc2OTAvNDc3MGVmMDJ0ZDcxYTVhYTE3OWE0JjY5MA
[PECL_LVDS_CML_PECL_LVDS_CML 5]: /images/20211126/659d6466a15c4ea89f2d2df9f7b5ad66.png
[PECL_LVDS_CML 6]: https://imgconvert.csdnimg.cn/aHR0cDovL3MzLnNpbmFpbWcuY24vbXc2OTAvNDc3MGVmMDJ0ZDcxYTVmMTE1MTIyJjY5MA
[PECL_LVDS_CML_PECL_LVDS_CML 6]: /images/20211126/1d56075d8ae34e7aa3a7a8f515e7a309.png
[PECL_LVDS_CML 7]: https://imgconvert.csdnimg.cn/aHR0cDovL3MxMC5zaW5haW1nLmNuL213NjkwLzQ3NzBlZjAydGQ3MWE2MmFhYjdhOSY2OTA
[PECL_LVDS_CML_PECL_LVDS_CML 7]: /images/20211126/35fe3100aebf460ea8c9331d0863d2d1.png
[PECL_LVDS_CML 8]: https://imgconvert.csdnimg.cn/aHR0cDovL3M0LnNpbmFpbWcuY24vbXc2OTAvNDc3MGVmMDJ0N2JlOTBhNGJiMTQzJjY5MA
[PECL_LVDS_CML_PECL_LVDS_CML 8]: /images/20211126/50db84643c5143d98338a1a3bc6c1264.png
[PECL_LVDS_CML 9]: https://imgconvert.csdnimg.cn/aHR0cDovL3MzLnNpbmFpbWcuY24vbXc2OTAvNDc3MGVmMDJ0ZDcxYTZjMmNmYzUyJjY5MA
[PECL_LVDS_CML_PECL_LVDS_CML 9]: /images/20211126/4a77fc948bb14d7fa79e97f7565b170d.png
[PECL_LVDS_CML 10]: https://imgconvert.csdnimg.cn/aHR0cDovL3M2LnNpbmFpbWcuY24vbXc2OTAvNDc3MGVmMDJ0ZDcxYTc0Zjk1ZDA1JjY5MA
[PECL_LVDS_CML_PECL_LVDS_CML 10]: /images/20211126/8f2af2ff4d97492cb5bbe407b843b29a.png
[PECL_LVDS_CML 11]: https://imgconvert.csdnimg.cn/aHR0cDovL3MzLnNpbmFpbWcuY24vbXc2OTAvNDc3MGVmMDJ0ZDcxYTdhZTY0NDQyJjY5MA
[PECL_LVDS_CML_PECL_LVDS_CML 11]: /images/20211126/5e10b270ff7a476e9dd5b392cc10cd88.png
[PECL_LVDS_CML 12]: https://imgconvert.csdnimg.cn/aHR0cDovL3MxNC5zaW5haW1nLmNuL213NjkwLzQ3NzBlZjAydGQ3MWE3ZWQyYzRmZCY2OTA
[PECL_LVDS_CML_PECL_LVDS_CML 12]: /images/20211126/4a7233055dd848288ca27e3601af1ecd.png
[PECL_LVDS_CML 13]: https://imgconvert.csdnimg.cn/aHR0cDovL3M0LnNpbmFpbWcuY24vbXc2OTAvNDc3MGVmMDJ0ZDcxYTgzZjliOGMzJjY5MA
[PECL_LVDS_CML_PECL_LVDS_CML 13]: /images/20211126/2cc2d25af9f84345a95fc442bf794823.png
[PECL_LVDS_CML 14]: https://imgconvert.csdnimg.cn/aHR0cDovL3MxNC5zaW5haW1nLmNuL213NjkwLzQ3NzBlZjAydGQ3MWE4ZDQwNzNkZCY2OTA
[PECL_LVDS_CML_PECL_LVDS_CML 14]: /images/20211126/1b1b5f16ca974f57ac5a1d23f7a66ead.png
[PECL_LVDS_CML 15]: https://imgconvert.csdnimg.cn/aHR0cDovL3MxMC5zaW5haW1nLmNuL213NjkwLzQ3NzBlZjAydGQ3MWE5M2FhMjNlOSY2OTA
[PECL_LVDS_CML_PECL_LVDS_CML 15]: /images/20211126/71f1d17eda044cde83b56a34d957f799.png
[PECL_LVDS_CML 16]: https://imgconvert.csdnimg.cn/aHR0cDovL3MxMi5zaW5haW1nLmNuL213NjkwLzQ3NzBlZjAydDdiZTkwZmIwOWE0YiY2OTA
[PECL_LVDS_CML_PECL_LVDS_CML 16]: /images/20211126/55a065a2569b4dab9892d2c4b9b2fbc0.png