perf stat 输出解读

我会带着你远行 2021-10-15 03:39 512阅读 0赞

### perf stat 输出解读 ###

原文链接：[http://zhengheng.me/2015/11/12/perf-stat/][http_zhengheng.me_2015_11_12_perf-stat]

![Center][]

*  `task-clock`：用于执行程序的CPU时间，单位是ms(毫秒)。第二列中的`CPU utillized`则是指这个进程在运行perf的这段时间内的**CPU利用率**，该数值是由`task-clock`除以最后一行的`time elapsed`(也就是`wall time`，真实时间，单位为秒，下面的`M/sec`等数值都是除以这个数得到的)再除以1000得出的。
 *  `context-switches`：程序在运行过程中发生的上下文切换次数。这个指标值大家都很熟悉，就不细说了。
 *  `cpu-migrations`：程序在运行过程中发生的CPU迁移次数，即被调度器从一个CPU转移到另外一个CPU上运行。
    
    > 这里要注意下CPU迁移和上下文切换的不同之处：发生上下文切换时**不一定**会发生CPU迁移，而发生CPU迁移时**肯定**会发生上下文切换。发生上下文切换时有可能只是把上下文从当前CPU中换出，下一次调度器还是将进程安排在这个CPU上执行。
 *  `page-faults`：缺页。指当内存访问时先根据进程虚拟地址空间中的虚拟地址通过MMU查找该内存页在物理内存的映射，没有找到该映射，则发生缺页，然后通过CPU中断调用处理函数，从物理内存中读取。见下图所示的例子(MMU，`Memory Management Unit`，是CPU中负责将负责虚拟地址映射为物理地址的单元)：![aHR0cDovL3poZW5naGVuZy5tZS9jb250ZW50L2ltYWdlcy8yMDE1LzExL3BlcmZfMi5wbmc][]
 *  `cycles`：CPU时钟周期。CPU从它的指令集(`instruction set`)中选择指令执行。一个指令包含以下的步骤，每个步骤由CPU的一个叫做功能单元(`functional unit`)的组件来进行处理，每个步骤的执行都至少需要花费一个时钟周期。
 *  指令读取(`instruction fetch`)
 *  指令解码(`instruction decode`)
 *  执行(`execute`)
 *  内存访问(`memory access`)
 *  寄存器回写(`register write-back`)
    
    > 第二列中的`1.023G Hz`这个值不是固定的，猜测(需要再查下资料)可能是在这段时间内的时钟频率(CPU时钟频率也可以由内核发起请求修改，或者由处理器自己动态调整。如内核空闲线程(`kernel idle thread`)可以请求CPU降低频率来节省能源)。
 *  `stalled-cycles`：字面意义是`停滞周期`，先介绍下`instruction pipeline`(姑且翻译为`指令管道`)：指令管道是一种可以并行执行多个指令的CPU架构，通过同时执行不同的指令的不同组合实现。这类似于工厂的组装线，产品的不同阶段可以并行执行以提高吞吐量。考虑前面提到的指令步骤，如果每个步骤需要一个时钟周期，该指令则需要五个时钟周期来完成执行。在这个指令的每个单独的步骤中，只有一个功能单元是运行的，而其他四个是空闲的。通过使用指令管道，多个功能单元可以在同一时间运行，在管道中处理不同的指令。在理想状态下，处理器可以在一个时钟周期中完成一个指令。而`stalled-cycles`，则是指令管道未能按理想状态发挥并行作用，发生停滞的时钟周期。`stalled-cycles-frontend`指指令读取或解码的指令步骤，而`stalled-cycles-backend`则是指令执行步骤。第二列中的`cycles idle`其实意思跟`stalled`是一样的，由于指令执行停滞了，所以指令管道也就空闲了，千万不要误解为CPU的空闲率。这个数值是由`stalled-cycles-frontend`或`stalled-cycles-backend`除以上面的`cycles`得出的。
 *  `instructions`：该进程在这段时间内完成的CPU指令，之前在`cycles`已介绍过了。这是整个`perf stat`命令输出中最重要的指标值。第二列中的`insns per cycle`，简称`IPC`，表示一个时钟周期内能完成多少个CPU指令。该值越高，表示CPU的性能越好。第二行的`stalled cycles per insn`，表示完成每个指令，有多少个时钟周期是被停滞的，这个值越小，表示CPU的性能越好。该值是由`stalled-cycles-frontend`除以`instructions`得到的。
    
    > 为何不用`stalled-cycles-backend`来除，或两个`stalled-cycles`加起来再除，个人估计是`stalled-cycles-frontend`停滞了，肯定`stalled-cycles-backend`也会停滞，因此可预见前者的值肯定会比后者要大(跑了几次验证确实如此)，因此后者是受前者影响的，用前者来除比较靠谱。
 *  `branches`：这段时间内发生分支预测的次数。现代的CPU都有分支预测方面的优化。分支预测有什么好处请见stackoverflow上的[这个帖子][Link 1]。
 *  `branches-misses`：这段时间内分支预测失败的次数，这个值越小越好。
 *  `L1-dcache-loads`：一级数据缓存读取次数。
 *  `L1-dcache-load-missed`：一级数据缓存读取失败次数。
 *  `LLC-loads`：`last level cache`读取次数。
 *  `LLC-load-misses`：`last level cache`读取失败次数。

要理解`CPU缓存`是什么，需要先了解下[CPU的缓存架构][CPU]，如下图：![aHR0cDovL3poZW5naGVuZy5tZS9jb250ZW50L2ltYWdlcy8yMDE1LzExL3BlcmZfMy5wbmc][]1. `level-1 data cache`：一级数据缓存(`I$`)   
2. `level-1 inst cache`：一级指令缓存(`D$`)   
3. `MMU`：[内存管理单元][Link 2]   
4. `TLB`：转换后援缓存(`translation lookaside buffer`)   
5. `level-2 cache`：二级缓存(`E$`)   
6. `level-3 cache`：三级缓存   
处理器读取数据过程如下面两个图：![aHR0cDovL3poZW5naGVuZy5tZS9jb250ZW50L2ltYWdlcy8yMDE1LzExL3BlcmZfNC5wbmc][]![aHR0cDovL3poZW5naGVuZy5tZS9jb250ZW50L2ltYWdlcy8yMDE1LzExL3BlcmZfNS5wbmc][]

> 1.  CPU根据虚拟地址尝试从一级缓存(*存放的是虚拟地址的索引*)中读取数据；
> 2.  如果一级缓存中查找不到，则需向MMU请求数据；
> 3.  MMU从TLB中查找虚拟地址的缓存(换言之，`TLB`是负责改进虚拟地址到物理地址转换速度、存放虚拟地址的缓存)；
> 4.  如果TLB中存在该虚拟地址的缓存，则MMU将该虚拟地址转化为物理地址，如果地址转换失败，则发生缺页(图中的`fault`分支)，由内核进行处理，见上文所述；如果地址转换成功，则从二级缓存(*存放的是物理地址的索引*)中读取；如果二级缓存中也没有，则需要从三级缓存甚至物理内存中请求；
> 5.  如果TLB中不存在该虚拟地址的缓存，则MMU从物理内存中的转换表(`translation tables`，也称为页表`page tables`)中获取，同时存入TLB；(注意，这个操作是硬件实现的，可以由MMU通过硬件直接从物理内存中读取)；
> 6.  跳到第4步。

由此可见，`L1-dcache-load-missed`和`LLC-load-misses`的数值当然是越低越好了。另外还有`dTLB-load-misses`(dTLB是数据转换后援缓存)和`iTLB-load-misses`(iTLB是指令转换后援缓存)等指标值，具体可以用`perf list`看下其他的CPU指标值：

1.  `List of pre-defined events (to be used in -e):`
2.  `cpu-cycles OR cycles [Hardware event]`
3.  `instructions [Hardware event]`
4.  `cache-references [Hardware event]`
5.  `cache-misses [Hardware event]`
6.  `branch-instructions OR branches [Hardware event]`
7.  `branch-misses [Hardware event]`
8.  `bus-cycles [Hardware event]`
9.  `stalled-cycles-frontend OR idle-cycles-frontend [Hardware event]`
10. `stalled-cycles-backend OR idle-cycles-backend [Hardware event]`
11. `ref-cycles [Hardware event]`
12.  
13. `cpu-clock [Software event]`
14. `task-clock [Software event]`
15. `page-faults OR faults [Software event]`
16. `context-switches OR cs [Software event]`
17. `cpu-migrations OR migrations [Software event]`
18. `minor-faults [Software event]`
19. `major-faults [Software event]`
20. `alignment-faults [Software event]`
21. `emulation-faults [Software event]`
22.  
23. `L1-dcache-loads [Hardware cache event]`
24. `L1-dcache-load-misses [Hardware cache event]`
25. `L1-dcache-stores [Hardware cache event]`
26. `L1-dcache-store-misses [Hardware cache event]`
27. `L1-dcache-prefetches [Hardware cache event]`
28. `L1-dcache-prefetch-misses [Hardware cache event]`
29. `L1-icache-loads [Hardware cache event]`
30. `L1-icache-load-misses [Hardware cache event]`
31. `L1-icache-prefetches [Hardware cache event]`
32. `L1-icache-prefetch-misses [Hardware cache event]`
33. `LLC-loads [Hardware cache event]`
34. `LLC-load-misses [Hardware cache event]`
35. `LLC-stores [Hardware cache event]`
36. `LLC-store-misses [Hardware cache event]`
37. `LLC-prefetches [Hardware cache event]`
38. `LLC-prefetch-misses [Hardware cache event]`
39. `dTLB-loads [Hardware cache event]`
40. `dTLB-load-misses [Hardware cache event]`
41. `dTLB-stores [Hardware cache event]`
42. `dTLB-store-misses [Hardware cache event]`
43. `dTLB-prefetches [Hardware cache event]`
44. `dTLB-prefetch-misses [Hardware cache event]`
45. `iTLB-loads [Hardware cache event]`
46. `iTLB-load-misses [Hardware cache event]`
47. `branch-loads [Hardware cache event]`
48. `branch-load-misses [Hardware cache event]`

用`-e`选项指定相应的指标值，如：

perf stat -e cycles,instructions,L1-dcache-loads,L1-dcache-load-misses,LLC-loads,LLC-load-misses,dTLB-loads,dTLB-load-misses -p 316 sleep 10

![aHR0cDovL3poZW5naGVuZy5tZS9jb250ZW50L2ltYWdlcy8yMDE1LzExL3BlcmZfNi5wbmc][]

[http_zhengheng.me_2015_11_12_perf-stat]: http://zhengheng.me/2015/11/12/perf-stat/
[Center]: /images/20211015/2243a909a63146b68aa2d915d99272cc.png
[aHR0cDovL3poZW5naGVuZy5tZS9jb250ZW50L2ltYWdlcy8yMDE1LzExL3BlcmZfMi5wbmc]: /images/20211015/1bcd6f45b8324e0e8aebc9d08bef01ec.png
[Link 1]: http://stackoverflow.com/questions/11227809/why-is-processing-a-sorted-array-faster-than-an-unsorted-array
[CPU]: http://baike.baidu.com/view/206014.htm
[aHR0cDovL3poZW5naGVuZy5tZS9jb250ZW50L2ltYWdlcy8yMDE1LzExL3BlcmZfMy5wbmc]: /images/20211015/27e891c5283f40af9152dc305e6b51c3.png
[Link 2]: http://baike.baidu.com/view/969924.htm
[aHR0cDovL3poZW5naGVuZy5tZS9jb250ZW50L2ltYWdlcy8yMDE1LzExL3BlcmZfNC5wbmc]: https://imgconvert.csdnimg.cn/aHR0cDovL3poZW5naGVuZy5tZS9jb250ZW50L2ltYWdlcy8yMDE1LzExL3BlcmZfNC5wbmc
[aHR0cDovL3poZW5naGVuZy5tZS9jb250ZW50L2ltYWdlcy8yMDE1LzExL3BlcmZfNS5wbmc]: /images/20211015/9636c5d628e04477a3eb6d0d0793f7ad.png
[aHR0cDovL3poZW5naGVuZy5tZS9jb250ZW50L2ltYWdlcy8yMDE1LzExL3BlcmZfNi5wbmc]: /images/20211015/88bf625c4e334dc0abc882c76bf15e4d.png