java内存模型概述_Java内存模型简介

心已赠人 2022-11-06 05:59 245阅读 0赞

并发处理的广泛应用代替了摩尔定律成为计算机性能发展的源动力，也是人类“压榨”计算机运算能力的最有力武器。

本文将介绍处理器的内存模型，JMM即Java的内存模型，和线程的安全性问题。

处理器的内存模型

由于计算机的存储设备与处理器的运算速度有几个数量级差距，所以现代计算机系统都会加入一层读写速度尽可能接近处理器运算速度的高速缓存(Cache)来作为内存和处理器之间的缓冲，将运算需要使用的数据复制到缓存中，让运算能快速进行，当运算结束后再从缓存同步到内存之中。如下图所示：

![8014][]

高速缓存从下到上越接近 CPU 速度越快，同时容量也越小。现在大部分的处理器都有二级或者三级缓存，从下到上依次为 L3 cache，L2 cache， L1 cache。缓存又可以分为指令缓存和数据缓存，指令缓存用来缓存程序的代码，数据缓存用来缓存程序的数据。

L1 Cache，一级缓存，本地 core 的缓存，分成 32K 的数据缓存 和 32k 指令缓存 ，访问 L1 需要3cycles，耗时大约 1ns；

L2 Cache，二级缓存，本地 core 的缓存，大小为 256K，访问 L2 需要 12cycles，耗时大约 3ns；

L3 Cache，三级缓存，在同插槽的所有 core 共享 L3 缓存，分为多个 2M 的段，访问 L3 需要 38cycles，耗时大约 12ns；

![8014][]

CPU的术语定义

缓存一致性问题

基于高速缓存的存储交互很好地解决了处理器与内存的速度矛盾，但是也为计算机系统带来更高的复杂度，因为它引入了一个新的问题：缓存一致性(Cache Coherence)。

CPU-0 读取主存的数据，缓存到 CPU-0 的高速缓存中，CPU-1 也做了同样的事情，而 CPU-1 把 count 的值修改成了 2，并且同步到 CPU-1 的高速缓存，但是这个修改以后的值并没有写入到主存中，CPU-0 访问该字节，由于缓存没有更新，所以仍然是之前的值，就会导致数据不一致的问题。为了解决这个问题，CPU 生产厂商提供了相应的解决方案：

总线锁

当一个 CPU 对其缓存中的数据进行操作的时候，往总线中发送一个 Lock 信号。其他处理器的请求将会被阻塞，那么该处理器可以独占共享内存。总线锁相当于把 CPU 和内存之间的通信锁住了，所以这种方式会导致 CPU 的性能下降，所以 P6 系列以后的处理器，出现了另外一种方式，就是缓存锁。

缓存锁

如果缓存在处理器缓存行中的内存区域在 LOCK 操作期间被锁定，当它执行锁操作回写内存时，处理不在总线上声明 LOCK 信号，而是修改内部的缓存地址，然后通过缓存一致性机制来保证操作的原子性，因为缓存一致性机制会阻止同时修改被两个以上处理器缓存的内存区域的数据，当其他处理器回写已经被锁定的缓存行的数据时会导致该缓存行无效。所以缓存锁会产生两个作用：

1、将当前处理器缓存行的数据写回到系统内存。

2、这个写回内存的操作会使在其他CPU里缓存了该内存地址的数据无效。

缓存一致性协议

处理器上有一套完整的协议，来保证 Cache 的一致性。比较经典的是MESI 协议，它的方法是在 CPU 缓存中保存一个标记位，这个标记为有四种状态：

Ø M(Modified) 修改缓存

Ø I(Invalid) 失效缓存

Ø E(Exclusive) 独占缓存

Ø S(Shared) 共享缓存

每个 Core 的 Cache 控制器不仅知道自己的读写操作，也监听其它 Cache 的读写操作，嗅探(snooping)协议。CPU 的读取会遵循几个原则：

1、如果缓存的状态是 I，那么就从内存中读取，否则直接从缓存读取

2、如果缓存处于 M 或者 E 的 CPU 嗅探到其他 CPU 有读的操作，就把自己的缓存写入到内存，并把自己的状态设置为 S

Java内存模型